• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 80 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05028：VDDOx 电源以及其对输出时钟电气特性的影响

admin
Guru**** 2386610 points
Other Parts Discussed in Thread: LMK05028, LMK05318B, LMK5B12204
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1499630/lmk05028-vddox-supplies-and-how-that-impacts-output-clock-electrical-characteristics

器件型号：LMK05028
Thread 中讨论的其他器件： LMK05318B、 LMK5B12204

工具/软件：

我希望使用 LMK05028。 3个输出将使用 LVCMOS 时钟、一个输出将使用 LVDS 输出时钟。 我们还将使用2个 LVCMOS 时钟和1个 LVDS 时钟驱动 PLL。

对于 LVDS 连接、VDDOx 是否会影响 LVDS 信号的电气特性？ 我要连接以下2个组件。 我想确保了解 LVDS 信号的 Vpp 和 Vcm。 我为 VDDAx 引脚提供3.3V 电压、但不希望 Vpp 如此高。

同样、为 LVCMOS 引脚提供3.3V 电压。 我的理解是内部 LDO 将输出到1.8V 逻辑电平。 LDO 可以处理我所有 LVCMOS 通道的3.3V 输入吗？

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Shivani：

    1. 对于 AC-LVDS、AC-CML、AC-LVPECL 和 HCSL 输出、VDDO 输出电源电压不会影响摆幅电平。 只要根据数据表规格满足 VDDAx 电源要求、摆幅电平就会处于数据表中的最小值和最大值范围内。
    2. 对于 LVCMOS 输出、VDDO 输出电源很重要。 仍可向 VDDO 施加3.3V 电压、但由于数据表中提到的内部 LVCMOS LDO 压降电压、LVCMOS 摆幅将无法达到3.3V。 建议向 LVCMOS 输出 VDDO 引脚施加1.8V 或2.5V 电源。
    3. 您能否说明 AFBR-5972EZ 是 LMK05318B 的输入还是 LMK05318B 的输出将是 AFBR-5972EZ？
    4. 我还想补充一点、我们的新器件具有更高的性能。 LMK05318B (8输出)或 LMK5B12204 (4输出)具有更好的抖动性能、因为它们包含用于超低抖动输出的 BAW VCO。 请注意、这些器件的 LVCMOS 输出电平为1.8V。

    此致、

    Jennifer

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对于 #2、为什么建议使用1.8V 或2.5V？ 我只有一个3.3V 电源、如果不需要、也不想在设计中再添加一个电源

    AFBR-5972EZ 均连接到交流 LVDS 输入和交流 LVDS 输出。 我们不会同时使用这两个连接、但我们在该电路上留下了灵活性

  • 0
    TI__Guru**** 2386610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Shivani：

    1. 我来详细说明一下为什么建议使用1.8V 或2.5V 电压。 在本例中、OUT6配置为 LVCMOS。
      1. 如果 VDDO_6 = 1.8V、那么我们可以预计 OUT6摆幅电平约为1.8V。 数据表中还在温度、电压和工艺变化范围内表征了 VOH / VOL 最小值和最大值。
      2. 同样、如果 VDDO_6 = 2.5V、那么我们可以预计 OUT6摆幅电平约为2.5V。 数据表中还在温度、电压和工艺变化范围内表征了 VOH / VOL 最小值和最大值。
      3. 如果 VDDO_6 = 3.3V、则为这样 不能 预期 OUT6摆幅电平接近3.3V。 例如、由于 LDO 压降电压、它可能会在3V 或2.5V 左右波动。 数据表中未对 VDDO_x=3.3V 时的摆幅电平进行表征。
      4. 如果您的 LVCMOS 接收器需要3.3V LVCMOS 输入、则 LMK05028将无法满足要求。 但是、如果 LVCMOS 接收器可以预期电压范围(例如介于1.8V 和3.3V 之间或接近2.5V 规格)、则可以设置 VDDO=3.3V。
      5. 您的 LVCMOS 接收器的 VIH/VIL 要求是什么？
    2. 了解 AFBR-5972EZ 的连接、感谢您的澄清。

    此致、

    Jennifer