[参考译文] LMK05318B：无法 DPLL 锁定- PPS 和24 MHz 输入、40 MHz 时钟输出

尊敬的 Arpad：

您能否将.tcs 和原理图上传到 e2e 论坛？ 我无法打开 Google 云端硬盘。 动态范围 插入 然后 图像/视频/文件 、您应该能够上传。

我还在观察到 APLL1未锁定(LOL_PLL1)。 如果 APLL 未锁定、则 DPLL 不会锁定。 出现配置问题或设置问题。 我来看看将.tcs 文件上传到 e2e 后的情况。

此致、

Jennifer

e2e.ti.com/.../ti_2D00_2.tcs
这是文件。

尊敬的 Arpad：

1. 我没有看到原理图 PDF 附加到最后一个帖子。 您能否通过 e2e 分享？
2. 如何对 LMK05318B 进行编程？ USB2ANY 软件狗获取？ 这是在您的定制载板上进行的测试、而不是 LMK05318BEVM、对吗？
3. 请尝试使用随附的.tcs 文件。 我扩大了 LOPL 阈值并降低了 BAW 锁阈值。 这不会影响 APLL1锁定、但寄存器现在已配置为建议设置。
   1. e2e.ti.com/.../2025_2D00_04_2D00_11_2C00_-ti_2D00_2.tcs
4. 此外、尝试点击工具栏中的 Soft Reset Chip 按钮来切换 SWRST 寄存器。 这会发出 PLL 重校准、在启动后修改 APLL 设置时应触发。 然后、重新发送状态页面的图片、确保首先点击"Read Status"按钮。
   1. 
   2. 
5. 最后、您能否发送1PPS PRIREF 输入和 OUT7 1PPS 输出的示波器屏幕截图？

此致、

Jennifer

e2e.ti.com/.../DigitalCarrierBoard_5F00_LMK_5F00_Schematics.pdf

尊敬的 Jennifer：

感谢您的反馈。 我提供了上面的原理图页面。

使用 python 脚本对定制载板进行编程、该脚本会通过 I2C 对 LMK05318进行编程。 我们使用 EEPROM 指令文件将其刷写到器件中、然后按照数据表过程中的建议重置 LMK 芯片以对其进行编程。

我们将使用更新后的.tcs 文件尝试编程过程。

我们已经尝试(通过 I2C)向芯片发出软复位命令以重新校准、但这不会改变结果。 我们将使用更新后的.tcs 文件再次尝试该步骤。

是的、我们可以收集示波器探头结果。

尊敬的 Arpad：

感谢您提供原理图 PDF。 我回顾了这些问题、但没有看到任何问题。

还请执行以下附加步骤：

1. 探测每个 VDD 和 VDDO 引脚、以确保按预期为该引脚供电。
2. 回读已编程的寄存器、并将其与用于编程的文件进行比较。 我们需要确认 EEPROM 编程成功、并且寄存器的编程是否按预期进行。
3. 读回 BAW 锁寄存器 R80[7]。 该寄存器捕获 XO 输入频率和 VCO1输出频率之间的锁定状态。
4. 读回 PRRIEFVALSTAT、R411[2]和 SECREFVALSTAT、R411[3]。 该寄存器捕获 DPLL 基准的验证状态。
5. 获取 XO 输入(尽可能靠近引脚且可以探测)的示波器屏幕截图。

此致、

Jennifer

尊敬的 Jennifer：

我们将在 LMK05318B EVM 上测试您的.tcs 文件、但有一些数据和问题。 下面的视频显示 TICS Pro +示波器。

e2e.ti.com/.../Screen-Recording-2025_2D00_04_2D00_14-at-2.01.01_2F20_PM.mov

e2e.ti.com/.../0763.HexRegisterValues.txt

屏幕截图：

示波器输入：

黄色：LMK OUT5_P (40MHz 输出)

粉色：LMK OUT7_P (1PPS 输出)

蓝色：Stat0引脚(DPLL R 分频器、2分频)

绿色：Stat1引脚(DPLL FB 分频器、2分频)

在阅读这篇非常有用的文章后、我收集了 DPLL FB 和 R 分频器值。

观察结果：1)蓝色和绿色迹线在执行软复位命令后大约10秒开始相位对齐。 这也对应于一个非常短(几秒)的时间、此时 DPLL_LOFL 已被取消设置。 但是、蓝色和绿色布线边沿缓慢漂移、DPLL_LOFL 在软复位后长达一小时仍会进行检查。 我认为这意味着我们必须微调 PhaseLock 和 FrequencyLock 检测？

您能帮助我们解释这种行为吗,这是在评估板上预期的吗?

我也无法将 DPLL BW 调整到0.01Hz 以下。 这是允许的绝对最低值、还是出现 TICS 软件问题？

谢谢你

编辑1：EVM 的信号发生器输入：

• 输出1：24MHz 方波(50%占空比)、1.8Vpp 连接到 XO_P
• OUT 2：1Hz 方波(10%占空比)、3.3Vpp 连接到 PRIREF

使用 Siglent SDG 2122X (120MHz)。 两个通道不进行相位同步。

编辑2：输出信号统计信息(40MHz 和1PPS)：

尊敬的 Jennifer：

我们还注意到、这组 DPLL 配置设置与 TICS Pro 随附的默认1PPS 配置没有变化。 这是有意的、还是您打算调整其中的一些设置？

尊敬的 Quin：

感谢您提供所有这些详细信息。 我将开始审查、并可以在本周晚些时候进行一些测试后回来。

您能否为您的项目指定时间表？

此致、

Jennifer

尊敬的 Jennifer：

非常感谢。 此时、我们的时间轴至关重要、因为这(从 LMK05318B 获得正确的时钟输出)会阻止我们将原本已完成的产品推向市场。

我将继续在 TICS Pro 中测试配置更改、并在此处发布结果。

此致、

- Quin

尊敬的 Quin：

1. 似乎 DPLL 无法按照您的设置/配置进行频率和相位锁定。
2. 我与我的团队一起讨论了这个问题、XO 倍频器会改变相位检测器频率、从而影响1PPS 相位检测器的允许误差。
3. 请参阅随附的电子表格、查看可接受的 XO 输入和 XO 倍频器设置以与1PPS 相位检测器配合使用。
   1. e2e.ti.com/.../3404.1pps-phase-detection-calculator.xlsx
   2. 禁用倍频器的24 MHz +/- 2.5ppm XO 输入是可以接受的设置。
   3. 
   4. 使用倍频器使能的24 MHz +/- 2.5ppm XO 输入是不可接受的设置、您可能会难以锁定 DPLL。 这是因为1PPS 相位检测器限制为最大计数器值63、这反过来限制了 XO 输入和 REF 输入之间允许的误差大小。 先前的配置(2025年04月11日、ti-2.TCS)使用启用倍频器的设置。
   5. 
   6. 根据前面的配置、当 XO 输入为24 MHz + 2.5ppm 时、我很难锁定。 如果 XO 输入为24 MHz + 0ppm、则 DPLL 可以在5至10分钟内锁定。 请注意、在我的设置中、我使用信号发生器(可能具有集成的高精度 OCXO)来为 XO 输入和 REF 输入提供源。
4. 您可以尝试使用这个其他文件吗？
   1. e2e.ti.com/.../LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_24MHz cs_2C00_-倍频器-已禁用.tcs
   2. 在此文件中、我禁用了 XO 倍频器、从而可以在 XO 和 REF 输入之间实现更大的误差。
   3. 在我的测试中、DPLL 可以在应用 XO = 24 MHz + 2.5ppm 误差的情况下锁定。
   4. 此外、DPLL LBW 也更改为0.1Hz、以将锁定时间加快到几秒(一分钟以下)内。
   5. 预期状态信号为：
   6. 
   7. 下面是使用新配置时 DPLL R 和 FB 除以2个信号的示例时间轴细分。
      
      1. e2e.ti.com/.../DPLL-R-and-DPLL-FB-Divide-By-2-Debug-_2D00_-DPLLs_2D00_v5_2D00_20250416_5F00_150902.pdf
5. LOFL/LOPL 阈值设置相关。 在确认 DPLL 实际已锁定后、应修改这些设置(通过检查 DPLL R 和 DPLL FB 状态信号是否不漂移、以及示波器是否可以触发两个输出)。

此致、

Jennifer

尊敬的 Jennifer：

今天我将测试新配置并返回报告；感谢您提供的深入报告。

我也得到了类似的结论、即由于 TCXO 频率精度、DPLL 不会锁定；我今天还在测试几个19.2 MHz 0.5ppm TCXO、它们应该可以显著提高误差裕度。 但是、我没有在 XO 倍频器和允许的 ppm 之间建立连接；这似乎是修复我们配置的关键部分。

此致、

- Quin

尊敬的 Quin：

听起来不错、我将关注您的更新。

此致、
Jennifer

尊敬的 Jennifer：

我们在两个定制板上进行了测试、但这产生了与之前类似的结果、具有以下状态位：

我将在评估板上进行测试、以从公式中移除自定义 PCB +自定义编程、但同时我们有几个问题：

1)默认情况下、XO 倍频器是否由 DPLL Matlab 脚本设置？ 如果是、我们是否可以通过取消选中该复选框并重新运行脚本来强制脚本使 XO 倍频器保持禁用状态？

2)概括而言、为了使 DPLL 锁定、我们要求1PPS 周期间抖动(T_jitter)小于1PPS 相位检测器设置的阈值(例如、您发送的配置中的2.63us)、前提是有完美的0ppm XO 输入时钟。
因此、任何 TCXO ppm 误差都会减小 PPS T_Jitter 裕度？ 这表明、我们同样重要的是了解1PPS T_jitter 并确保它足够低(即满足 TICS 中所述的要求、如下所示)。 这种理解是否正确？

尊敬的 Quin：

1. 仅当您在 XO 页面中"输入" XO 频率时、XO 倍频器才会自动启用。 因此、在未启用 XO 倍频器的情况下、为了确保正确设置配置、可以按照以下步骤操作：
   1. 在"Set XO"页面中输入 XO 频率
   2. 转到"Advanced->APLL1"页面、并取消选中 XO 倍频器设置
   3. 转到"Set Outputs"页面、点击 Calculate Frequency 按钮。
   4. 然后转到"Set DPLL"页面并点击 Run Script 按钮。
2. 右侧、1PPS 相位检测器是一个计数器(最大值为63)、用于根据 XO 输入计算1PPS 输入相位测量值。 这意味着1PPS 频率误差和 XO 频率误差都会影响锁定到1PPS 输入的能力。
3. 最好首先在 EVM 上进行测试、作为完整性检查。 我看到回读是 LOL_PLL1和 LOL_PLL2。 一旦存在 XO 输入、这两个信号就会首先清零。 我认为编程可能无法正确执行。
   1. 您是否能够确认编程是否按预期进行？ 换句话说、将预期寄存器的寄存器转储与编程的寄存器进行比较？
   2. 此外、请捕获 PRIREF_VALSTAT 寄存器(R411[2])以检查 PRIREF 验证的状态。

此致、

Jennifer

尊敬的 Jennifer：

我使用信号发生器作为 XO 和 PRIREF 的源测试了您的配置、但无法在我的评估板上复制您的结果。 此外、我在重新加载 DPLL 值或重新运行 Matlab 脚本(视频#2)时会看到 PLL VCO 频率输出错误、但它在 TICS 中初始加载文件时没有显示错误。 我认为这不好,但不确定

设置：

说明：使用评估板、通过 TICS Pro 编程。

配置文件：LMK05318B、REF = 1Hz、XO = 24MHz、倍频器已禁用.tcs (来自您之前的消息)

XO 输入：24MHz、信号发生器

PRIREF：1PPS 信号发生器。 在信号发生器内部锁相到 XO。

观察结果：

- 48.00048MHz 输出在配置加载和软复位后大约5秒内()

-短暂看到 LOFL_DPLL 未置位(~0：17)

-当 LOFL_DPLL 再次~(~0:22 )时,我们会看到频率从 Δ f 40MHz 40.00048MHz 到39MHz 的变化。

-重新加载 DPLL 值或重新运行 MATLAB 脚本后,我收到了 PLL2 VCO 频率输出错误(见视频#2 )。

e2e.ti.com/.../PLL2_5F00_frequency_5F00_error.move2e.ti.com/.../EVM_5F00_Siggen_5F00_XO_5F00_and_5F00_PPS.mov

尊敬的 Quin：

1. 您能用我的配置重复测试/视频、但会根据 DPLL R 状态信号触发吗？ 我想将 DPLL R 行为与 DPLL FB 分频器(而不是 OUT5_P 输出(CH1))进行比较。 步骤：
   1. 加载 TCS 文件
   2. 软复位芯片
   3. 观察 DPLL R 和 DPLL FB 几分钟、并将示波器触发到 DPLL R。此外、回读状态信号。
2. 您让测试运行多长时间？ LOPL 最长需要10分钟才能清除。
3. 另外、关于您看到的 APLL2 ppb 误差...
   1. 您能否尝试加载.tcs 文件、然后点击"Set Outputs"页面中的"Calculate Frequency Plan"、然后点击"Run Script"？

此致、

Jennifer

尊敬的 Jennifer：

使用您的指令可以在不出现 PLL1错误的情况下加载配置、我检查了 XO 倍频器确实已被禁用、因为 R42[4]已取消设置。 但是、加载配置时会在状态屏幕中收到 LOS_XO。 我对导致这个问题的原因感到困惑——你在附加的文件中看到了什么不正确的东西吗?

同时,我将三个检查设置,并确保我不忽略什么...

SigGen 输出：

CH1：1Hz 3.3Vpp、10%占空比。 馈送到 PRIREF_P

CH2：24MHz、2.7Vpp、50%占空比。 馈送到 XO_P (EVM 分压器之后、LMK XO_P 输入端为~1.1Vpp)。

示波器输入：

C1 (黄色)：Out5_P. 无输出、但我认为这是由于 DPLL_LOFL/DPLL_LOPL 静音设置导致的？

C3 (蓝色)：在评估板上的 R40两端测得的 XO_P。 大于1V pp、所以我认为这应该是一个有效的输入信号？

C4 (绿色)：在评估板上的(未组装) R21焊盘上测量的 PRIREF_P。

DPLL R 和 FB：(从不变为高电平...)

EVM 设置：

- R42被移除(因为我们从 SigGen 而不是板载 XO)。

- R43: 0欧姆

- R41：220欧姆

- R40：240欧姆

我还导出了十六进制寄存器值和 EEPROM 编程说明、随附在下面。 为了完整起见、还添加了 EVM 设置照片。

e2e.ti.com/.../5826.HexRegisterValues.txt

e2e.ti.com/.../8284.eeprom_5F00_instructions.txt

e2e.ti.com/.../Testing_5F00_LOS_5F00_XO_5F00_2025_2D00_04_2D00_17.mov

感谢您的持续帮助！

- Quin

尊敬的 Jennifer：

您是否有关于 LOS_XO 寄存器字段的任何信息？ 我在数据表或编程手册中没有太多内容。

相关的、我意识到我之前的设置可能不符合0.2V/ns 的最小 XO 输入压摆率。 我移除了 R40、并将 R43和 R41替换为0 Ω 电阻器。 示波器 C4是在(未组装) R40两端测量的。 使用我们的函数发生器和上述配置、在2.6Vpp 的最大 XO 输入范围内运行时、我几乎无法满足这一要求...

尊敬的 Quin：

当满足数据表输入规格时、LOS_XO 会被清除。

正确、如果不满足压摆率、这可能会影响 XO 输入锁定检测、进而影响 APLL 和 DPLL 锁定。 更新 XO 输入设置并使用更高的压摆率、您是否能够锁定状态信号或更改状态信号？

下面是一个更详细的设置示例。 我使用 LMK5B33216 (这是另一个网络同步器)的输出、因为这样可以低至1Hz、并将其用作 PRIREF 输入。 此外、我得到了一个方波而不是正弦波(从 sig 生成器中直接得到)。

此外、我明天将在 TI 美国度假时下班。 我将在下周回来时继续给予支持。

此致、

Jennifer

尊敬的 Quin：

当满足数据表输入电压和压摆率规格时、LOS_XO 会被清除。

正确、如果不满足压摆率、这可能会影响 XO 输入锁定检测、进而影响 APLL 和 DPLL 锁定。 更新 XO 输入设置并使用更高的压摆率、您是否能够锁定状态信号或更改状态信号？

下面是一个更详细的设置示例。 我使用 LMK5B33216 (这是另一个网络同步器)的输出、因为这样可以低至1Hz、并将其用作 PRIREF 输入。

此外、我明天将在 TI 美国度假时下班。 我将在下周回来时继续给予支持。

此致、

Jennifer

尊敬的 Jennifer：

感谢您提供更多设置详细信息。 我仔细检查了所有内容、并让 EVM 运行了几个小时、但没有清除 LOS_XO 标志。 因此、我认为有理由假设此评估板上的 LMK 芯片可能已损坏**、并且正在尝试更换(幸运的是、我有5个样片是由 TI 提供的)。 (如果更换不起作用、我将订购新电路板。)

听起来不错：假日、我认为我们有一条从这一点出发的路线、并在周一/之前返回、获得更多结果。

**出于几个原因:

1)我的 sig gen 设置在过去的一个月都没有变化+,它是正常的与评估板工作,直到昨天。

2)我知道我已经打开了 XO 信号之前的评估板电源施加至少一次,我认为这可能会损坏它。

3)我还错误地将一个以上2.6Vpp 的信号施加给 XO 至少一次

尊敬的 Quin：

您是否还可以第一步尝试加载 EVM 默认配置？ 在 TICS Pro 中、转到工具栏菜单、然后转到 Default Configurations -> EVM Default。 XO 输入为48.0048 MHz、PRIREF 输入为25 MHz。 这是一种已知的工作配置、不需要1PPS 情况等复杂的设置。 在实验室中、我使用了信号发生器来提供这两个输入、每个输入设置为6dBm、并且我能够使 LOS_XO 清零以及 DPLL 锁定。

此致、

Jennifer

尊敬的 Jennifer：

我仍在更换芯片的过程中、但我将先检查默认 EVM 配置作为基准。

但是、我想问您是否对 XO/TCXO 电路有任何指导或文档、尤其是交流与直流耦合 LVCMOS？ (当然、除了遵循 TCXO 数据表之外)

我曾认为一个 TCXO 的电路应该适合另一个 TCXO、但我看到了一系列示例：

1) Pletronics UCG4：

2) Connor Winfield TV100/TV200：

3) LMK 数据表：

4) LMK EVM 数据表：

5) 数据表和 EVM 中指定的 XO (与#2相同)：

我知道3.3V XO 与2.6Vpp XO 输入兼容所需的电阻分压器、但我不太确定#1和#3中的直流阻断电容器。 此外、XO_P 引脚电容是否有规格？

谢谢、

- Quin

编辑:# 6最后,我们的电路板进行比较:

尊敬的 Quin：

某些器件或测试设备不允许直流电压超过0V、因此振荡器输出必须是交流耦合的。

只要 XO 的直流电压规格满足 LMK05318B XO 输入数据表要求、就可以将其直流耦合到 LMK05318B。

数据表显示了 LMK05318B XO 输入缓冲器的以下方框图、该缓冲器具有内部交流耦合电容器(7 pF)。

在第9.3.1节"振荡器输入(XO_P/N)"中：

此致、

Jennifer

尊敬的 Jennifer：

感谢您提供有用的 XO 信息。

回到主要关注领域,我们决定最好订购一个新的 EVM 来结束这个项目,该项目将于明天投入使用。 同时、您是否会在刷写/运行最新的 TICS 配置文件(不使用 XO 输入倍频器)后、向我发送 EVM 的十六进制寄存器转储？ 我会将它与定制电路板进行比较、看看会找到什么。

此致、

- Quin

尊敬的 Quin：

这是.tcs 文件和十六进制寄存器转储。 请注意、对于我的设置、我将 XO 输入端接寄存器配置为"无终止"。

e2e.ti.com/.../LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_24MHz_2C00_-XO-doubler-disabled_2C00_-XO-no-term_2C00_-HexRegisterValues.txt

e2e.ti.com/.../LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_24MHz cos_2C00_-xo-douber-disabled_2C00_-xo-no-term.tcs

此致、

Jennifer

尊敬的 Jennifer：

非常棒！ 我将与任何问题进行比较并回圈。

- Quin

尊敬的 Jennifer：

我认为这是有前途的! 您是否还想分享 TICS 从上面链接的同一.tcs 文件生成的"EEPROM 编程指令".txt 文件？ 我想确认我正在为 EEPROM 生成与您相同的通用寄存器值。

谢谢

- Quin

尊敬的 Quin：

请参阅随附的从 TICS Pro 导出的 EEPROM 编程说明。

e2e.ti.com/.../7711.LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_24MHz_2C00_-XO-doubler-disabled_2C00_-XO-no-term_2C00_-EEPROM-instr.txt

编辑：删除文件中的目录名

此致、

Jennifer

谢谢！ 我将其与我在计算机上从 TICS 生成的同一个文件进行比较、该文件是在以下条件之后生成的：

-加载.tcs 文件

-继续完成步骤,以生成频率计划

-禁用 XO 倍频器

-运行 DPLL 脚本。

清理两个文件(即删除非寄存器行)后、我在两个文件之间运行了 git diff、没有产生任何差异。 这很好、表明我们正在尝试将完全相同的 EEPROM 值编程到 LMK 芯片中。 到目前为止很好！

尊敬的 Jennifer：

请参阅下面的、了解如何从我们的器件中导出十六进制寄存器值(通用寄存器)。 存在许多差异、但许多都是未存储在 EEPROM 中的状态/寄存器。 我还针对您的 hexregistervalue 附加了 git diff。

e2e.ti.com/.../BL_5F00_lmk05318b_5F00_genregs_5F00_2025_2D00_04_2D00_24T211359.txt

e2e.ti.com/.../hexregs_5F00_diff.txt

我可以探测常规信号(输入端的 XO 和 PRIREF、连接到 LMK、OUT5P/N、OUT7P、DPLL_DP 和 DPLL_R)并进行连接。 您是否看到了我应该深入研究的任何信息、或者您建议进行探测的任何其他信号？

此致、

- Quin

尊敬的 Quin：

对 LMK05318BEVM 进行编程然后读回或读取定制板后、寄存器转储(第一个文件)是什么？

我可以看到、两个 APLL 仍然未锁定(LOL_PLL 和 LOL_PLL2为1)。

第一步、我们简化调试。 我们需要先锁定 APLL、以确认您的设置正确。

使用新 EVM 进行测试：

1. 使用板载 TCXO 作为 LMK05318B 的 XO 输入。
2. 为 LMK05318BEVM 供电。
3. 通过 USB 电缆将 EVM 连接到计算机。
4. 打开 TICS Pro。
5. 加载 EVM 默认配置。
6. 点击 Soft-Reset Chip 按钮。
7. 点击"状态"页面中的"读取状态"、然后向我发送与上述内容类似的屏幕截图。
8. 接下来、连接 PRIREF 的25 MHz 输入(例如来自信号发生器的25 MHz 6dBm 正弦波)。
9. 点击"状态"页面中的"读取状态"、然后向我发送与上述内容类似的屏幕截图。

此致、

Jennifer

尊敬的 Jennifer：

寄存器转储来自定制电路板。

EVM 定于今天发货；我将按照上述步骤操作、并按照步骤7和9中的说明向您发送屏幕截图。 我想这里的目标是验证新 EVM 是否具有可正常工作的硬件、以及我们的设置和编程是否能够使用已知良好的配置？

此致、

- Quin

尊敬的 Quin：

正确。

确认 EVM 默认有效后、我们重复相同的步骤、但使用了新的配置、并重点关注首先使 APLL 锁定。

此致、

Jennifer

尊敬的 Jennifer：

我刚刚收到了评估板、加载默认配置后、会获得以下状态寄存器输出：

除了 BAW 锁外、它看起来完全相同。

尊敬的 Quin：

我可以看到 APLL 已被锁定、这足以继续执行下一步。

1. 现在、为 XO 输入提供24 MHz 输入。 请指定 XO 输入设置(信号发生器？ 外部 TCXO？)
2. 加载新配置。
3. 发出软复位芯片
4. 发送"读取状态"的屏幕截图。
5. 我希望看到 BAW 锁定标志置位并清除 LOL_PLLx 标志。 现在我们不关心 PRIREF 输入。

此致、

Jennifer

尊敬的 Jennifer：

我在禁用 XO 倍频器的情况下加载了配置、写入了所有寄存器、并发出了软芯片复位。 我们看到以下状态：

和 XO 输入信号：

EVM 板：

注意：在此步骤中、我对电路板进行了以下更改：

-鉴于我们只有 LVCMOS 输出、我将 J12跳线更改为1.8V。

-我更改了 J9跳线以禁用板载 XO。

有什么需要我调整/更改的吗？

编辑：错误状态屏幕截图。 内容。

编辑2：使用的.tcs 文件如下： e2e.ti.com/.../6153.LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_cz_2C00_-xo-drayer-disabled_2C00_-xo-no-term.tcs 24MHz

尊敬的 Jennifer：

我们的输出看起来是否如上文所预期的那样？ 我将继续向 PRIREF_P 应用1PPS、并监控 DPLL_FB 和 DPLL_R 的输出 我还可以记录在这些信号上触发的 OUT5_P 和 OUT5_N 的示波器输出

此致、

- Quin

尊敬的 Jennifer：

以下是从新 EVM 收集的一些其他测试数据：

XO_P 输入(CH1)：

PRIREF_P 输入(CH2)：

(关于 sig 生成器的注意事项：通道1和2进行相位同步。 如果测试需要、我可以关闭相位同步)

EVM：

状态输出视频、显示 OUT5_P 40MHz 信号的示波器、以及显示 DPLL_FB (STAT0)和 DPLL_R (STAT1)输出的逻辑分析仪。 示波器在 DPLL_FB 的交替边沿触发。 当打开 XO_P 的信号发生器时、我启动计时器 这种行为与我们上周观察到的行为非常相似、但我不确定如何解释它。

e2e.ti.com/.../EVM_5F00_nodoubler_5F00_24M_5F00_1PPS.mov

观察结果：

- LOFL 短暂变为低电平,然后几秒钟后切换回高电平。 当它重新切换时、频率从~40MHz 变为39.967760MHz (我认为这是合理的-我们失去了频锁)。 但我不知道为什么我们会短暂获得频锁然后再丢失它。 我们似乎永远无法恢复频锁。

-输出在39.967760MHz 停留了大约39分钟,然后跳到40.04847MHz。 它在第46分钟内一直处于锁定状态。

- DPLL_LOPL 和 DPLL_LOFL 以46分钟的速度保持高电平。

尊敬的 Quin：

我怀疑任意一代是这里的罪魁祸首。 我们避免在实验室中使用 ARB 原子进行测试、因为它们的噪音过大、会产生冲击锁定。 需要1PPS 输入的设置容易受到 XO 输入引脚上的漂移噪声的影响。 下图显示了 DPLL+APLL 输出的通用相位噪声图。 您可以看到、在 DPLL LBW 较窄(1PPS 为0.1Hz 或0.01Hz)的情况下、XO/TCXO/OCXO 输入占主导地位、该区域位于 DPLL LBW 和 APLL LBW 之间(在本例中为0.1Hz 至1kHz 之间)。

您是否能够使用计划在定制电路板中使用的24 MHz TCXO 进行测试？ 例如、将其放置在分线板上、然后连接到 LMK05318BEVM 的外部 XO 输入 SMA。 或者、将 TCXO 安装到 LMK05318BEVM 上；EVM 上有可用于焊接 TCXO 的焊盘(有关原理图、请参阅 LMK05318BEVM 用户指南)。

此致、

Jennifer

尊敬的 Jennifer：

感谢您对这一波帖子的支持,并再次感谢您对该项目的持续协助。

还有一个问题-您能否说明 LMK 中 DPLL_R 和 DPLL_FB 寄存器的调试实用程序？ (即使是在上一篇文章中的解释、外部参考等也很有用)。

我正在将之前的测试数据汇总成正确的测试报告、以便在明天下午之后的会议中(如果需要)更好地与其他技术人员分享。 此外、我们上周晚些时候开始测试19.2MHz 和12.8MHz XO 配置(以缓解1PPS 相位检测基准验证器的抖动限制)、以便提前制定一个替代方案。 今天上午我将尝试把这些报告提交给你们、但这些报告仍在进行中。

此致、

- Quin

尊敬的 Jennifer：

当然、我们可以把波形发生器排除在方程之外。 您认为这是否会导致 XO 或1PPS 的问题？ 在任何一种情况下、从 GPS 规范的振荡器运行 sig 生成器是否会有所帮助？ (它具有10MHz 时钟输入、但我们没有现成的10MHz 分频时钟。)

现在、我们可以从公式中删除 sig 生成器并坚持使用 TCXO。 在24 MHz 下、我们在实验室中的最高稳定性为2.5ppm (根据您之前的分析、禁用 XO 倍频器时、应该会提供一些余量)。 我们还可以尝试使用19.2MHz 0.5ppm。 我们有一个 XO 分线板应该会有所帮助。

对于 PPS、我们将直接从 ublox LEA-M8F GPS 评估套件开始。 (与最终产品相同的模块)。

我们应该很快就会提供数据。

此致、

- Quin

尊敬的 Quin：

对于 DPLL R 和 FB 分频器：

在 DPLL 变为激活状态(HLDVR 位 R14[4]= 0)后、可以检查时间数字转换器(TDC)的输入以评估 DPLL 锁定状态。 TDC 会比较 R 分频器(DPLL R path)之后的 DPLL 基准时钟与反馈分频器(DPLL FB 路径)之后相应的 VCO 输出时钟之间的相位误差。 TDC 相位误差以数字校正字的形式生成、并由数字环路滤波器(DLF)进行滤波。 DLF 输出会调整 APLL N 分频器分子、使 VCO 频率与 DPLL 基准锁定。检查 TDC 输入的一种方法是将 GPIO 状态引脚配置为"DPLL R 除以2"和"DPLL FB 除以2"信号。 这两个信号用表示 DPLL R 分频器和 DPLL FB 分频器路径
除以2。 如果您没有看到这些 GPIO 信号中的任何一个移动、则意味着 DPLL 未处于活动状态、器件处于保持状态(与 HLDVR 位= 1重合)。

要监测的另一个状态信号是 APLL 分子、该分子可以回读为 PLL1_NUM_STAT 寄存器(R127至 R123)。 在 TICS Pro 中、可以在 User Controls 页面中找到该寄存器、您可以点击相应的框、然后在键盘上执行："Ctrl + R"、从而为该寄存器执行回读。 此状态信号提供由 DPLL 控制的 APLL 分子的当前状态。 如果该值的读数为0、则 DPLL 已经失控并尝试跟踪输入。 如果该值不为零但未改变、则 DPLL 未激活、器件处于保持状态。 如果该值不断更新、则 DPLL 处于活动状态。 跟踪此回读有助于我们更好地了解您的设置或配置可能发生的情况。

对于测试设置：

对、我们现在不要使用 ARB 生成器、而是使用 TCXO 进行重点测试。 我附加了另一个配置、其中 XO = 19.2 MHz、XO = 12.8 MHz、所以您可以方便地使用它们。

e2e.ti.com/.../LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_19.2MHz cos_2C00_-xo-douber-disabled_2C00_-xo-no-term.tcs

e2e.ti.com/.../LMK05318B_2C00_-REF_3D00_1Hz_2C00_-XO_3D00_12.8MHz cos_2C00_-xo-douber-disabled_2C00_-xo-no-term.tcs

使用 GPS 评估套件的1PPS 进行测试是合理的。

此致、

Jennifer

尊敬的 Jennifer：

我们一直在使用 GPS (无 XO 倍频器) 1PPS 的24MHz TCXO (2.5ppm)运行24MHz 配置、但仍未实现 DPLL 的相位或频锁。 检查 PLL1_NUM_STAT、我们看到以下结果：

PLL1_NUM_STAT 非常稳定、每~5秒左右改变一个单元("读取寄存器 R123...R127...") 无差异"、如 TICS 中的框所示、因此它正在读取该寄存器。) 想从这里到哪里去？

我们还试图更好地了解在1PPS 锁定时、哪些因素会导致我们实验室中的评估板与您的评估板之间的性能差异。 XO 源当然有一个区别(频率稳定性等)。 对于来自 GPS 的1PPS 信号、是否还有各种性能指标？ 我们的波形发生器具有内置的频率计数器、目前连接到 PPS、我将很快分享这些数据。

此致、

- Quin

尊敬的 Jennifer：

我们还想分享一个胜利,我们加载了附带的配置文件( 24MHz XO,无倍频器, 30.72MHz SECREF),并能够在评估板上几秒钟内获得 DPLL 锁定。 我们的 GPS 有一个内置的30.72MHz 输出信号,所以我们也可以走这条路线,如果需要。

使用30.72MHz 而不是1PPS 作为基准输入时的主要保留是、(我认为)我们不再有时间基准(因为我们无法从30.72MHz 信号中提取原始的第二次顶部1PPS 信号)、而只是一个频率基准。 虽然我们仍然可以从 OUT7上的 LMK 芯片提供1PPS 信号、但该信号的值有限、因为无法确保来自各种 LMK 芯片的 OUT7信号实际上同时同步到 GNSS 卫星的第二次实际顶部。  这似乎是一个大致正确的评估吗？

团队在理解是否/如何从30.72MHz GPS 控制信号提取1PPS 方面存在一些差异、因此我们很好奇、可能有助于澄清问题。

e2e.ti.com/.../8535.config.tcs

此致、

- Quin

编辑：已添加状态屏幕截图

尊敬的 Jennifer：

更好的消息是、我们已成功地在 EVM 上使用24MHz TCXO、1PPS 输入、无 XO 倍频器实现 DPLL 锁定。 我们在2时05分实现了锁,但它可能在2小时标记之前锁定了某个位置。 我将重试此测试、但稳定性更高的19.2MHz TCXO (同样在 EVM 上)。

- Quin

尊敬的 Quin：

正确-如果使用30.72 MHz 基准、则会失去从1PPS 输入获得的确切相位。 如果您使用来自 GNSS 的1PPS 输入、则将获得 GNSS 的相位和频率精度。 非1PPS 信号(例如来自 GNSS 的30.72 MHz)仅因为相位信息丢失而提供频率精度。 频率越高、锁定时间越短(由于 DPLL LBW 越大、通常为100Hz)。

由于 DPLL LBW 窄、DPLL 锁定时间预计会更长。 不过、我提供了 DPLL LBW = 0.1Hz 的设置、这样可以比两小时缩短锁定时间。 我们发现我们的一些客户会提供更长的锁定时间(长达1小时)。

XO 输入确实起着主要作用。 在1PPS 锁定之前、VCO 锁定到 XO 输入。 XO 输入频率和1PPS 输入之间的误差在初始锁定时越接近0ppm、DPLL 的锁定速度就越快。 否则、在 DPLL LBW 如此窄且 TDC 速率(1Hz)低的情况下、DPLL 会稳定更新 APLL 分子、并使1PPS 输入和 VCO 输出之间的相位校正达到0ppm。 这会导致锁定时间更长。

请让我及时了解19.2 MHz TCXO 的结果。 我们也可以在今天稍后的会议上进一步讨论。

此致、

Jennifer

尊敬的 Jennifer：

较高的 DPLL LBW 是否会增加 DPLL 不锁定的风险？ 直观地说、我认为更短的锁定时间(较高的 LBW)会增加 DPLL 锁定失败的可能性。 当然、与获得锁定相比、更长的锁定时间只是次要考虑因素。

遗憾的是、EVM 上尚未有最终锁定的19.2MHz。 该元件直接焊接到 Y3 DPLL_LOFL 和 HLDOVR 位每分钟开/关几次、我认为(可能)需要调整 DPLL 锁定检测设置。 这种推理是正确的吗？

我意识到、我们尚未讨论的另一个方面是 XO 和 PRIREF 的直流迟滞设置。 这在这里是否有意义？ 此外、直流迟滞水平是多少？ 我没有看到它被列出。。。

此致、

- Quin

尊敬的 Quin：

以下是会议后的后续行动。 如果我漏掉了一些东西、请告诉我。

要检查的项目：

1. 发送 TCXO 的数据表。
2. 将 I2C 控制器(例如 MCU)连接到 EVM 上的 SDA 和 SCL 跳线。 您需要断开 USB 电缆、并且无法使用 TICS Pro 进行测试。 这将执行以下检查：
   1. 监控 PRIREFVAL_STAT 随时间的变化、以尝试捕获验证标志是否正在切换、从而查看1PPS 输入或输入检测方案是否存在问题。
   2. HLDOVR=0后、监测 APLL_NUM_STAT 随时间的变化以查看 DPLL 的行为。
   3. 一旦 HLDOVR=0、则监视这些位的中断(确保在回读后通过向该位写入1来清除)。 我们想看看它们是否切换。
      1. HLDVR
      2. DPLL_LOPL
      3. DPLL_LOFL
   4. 如果 HLDOVR=1、则监测 BAW 锁以查看 XO 输入是否偏离频率。
3. 使用更高占空比的1PPS 输入进行测试(理想情况下为50%、因为我在设置中使用的是这样的值)。

我要检查的项目：

1. 使用10%占空比1PPS 输入测试这些配置。
2. 确认是否为 3.3V 支持直流耦合单端输入作为 PRIREF/SECREF 输入。 编辑：与我的团队讨论后、这是可以的。

此致、

Jennifer

尊敬的 Jennifer：

感谢您编译此列表。 这涵盖了我拥有的所有内容；在线回应：

1. TCXO:

   - 24MHz 2.5ppm: Fox (Abracon) FT3MHUPM24.0-T1

   - 19.2MHz 0.5ppm: Taitien TZKTADSANF-19.200000

   - 19.2 MHz 0.5ppm： ECS-TXO-20CSMV4-192-AN-TR

   - 12.8MHz 0.28ppm TXC 887-2499-1-ND

   - 30.72 MHz 0.1ppm 24小时保持稳定性(来自 uBlox LEA-M8F)：第11页上的30.72MHz VCTCXO 详细信息。

2.我们将首先尝试让30.72 MHz 配置在我们的数字板上始终如一地工作;如果我们仍然有问题,我们将按照您的建议改进数据监控。

3.与上面的2相同、如果其他调试步骤失败、我们将尝试增加占空比。 这是可能的、但不可取、因为我们必须重新编程 GPS 模块闪存。

如果您可以用10%占空比测试该配置(24MHz XO、无倍频器、1PPS)、这将非常有用、谢谢。 我们将告诉您测试的进展情况！ 再次感谢您提前致电并确认最大基准输入电压电平。

此致、

- Quin