This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820:锁定频率下的确定性相位

Guru**** 2390755 points
Other Parts Discussed in Thread: LMX2820

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1514266/lmx2820-deterministic-phase-in-locked-frecuency

器件型号:LMX2820

工具/软件:

尊敬的所有人:

我目前正在特定设计中使用 LMX2820、旨在实现这一目标 确定性相位对齐 每次 PLL 锁定到给定频率时。 例如、我希望器件保持 相同的相移 当锁定到6.125GHz 时、切换到另一个频率、然后返回到6.125GHz (不同频率下的相移可能不同)。 当输出频率为时、通常会观察到这种行为 参考的整数倍 但在其他情况下不是。

为了解决这个问题、我阅读了 环路滤波器 可以发挥重要作用、特别是使用 滤波器 可能会在锁定周期之间±5度范围内提高相位确定性。 我已经尝试使用 PLLatinum 软件设计了多个滤波器、并修改了等参数 相位裕度 带宽 等等。 但是、我还无法在相位实现所需的可重复性。

我知道使用 同步 信号是一种可能的替代方法、但我们更倾向于避免这种方法、而是专注于优化的环路滤波器设计。

对于有关如何设计有源环路滤波器以满足此要求的任何指导、或者对不会对整体 PLL 性能产生负面影响的其他方法(例如 相位噪声 杂散 等)。

非常感谢您的时间和支持。

此致、