[参考译文] LMK04828：ZCU208 CLK104 1Gbsps 配置问题

Derek、

如果在我们的应用中我们不使用 SYSREF、会怎么样？ 除了 您提到的 PLL1_N=1 和 PLL1_R 到 4 之外、是否有我们应该使用的特定模式或子模式、或 SYNC/SYSREF 窗格中应该设置的其他设置？

我也在安装 PLLatinum Sim 的过程中。

SYSREF 分频器最终只是另一个分频器、无需路由到输出、即可用作反馈路径。 SYSREF 分频器具有一些特性、因此适合用作同步重定时器、这在 LMK04828 从上行时钟生成或重复 SYNC/SYSREF 事件时非常有用、并且上行事件可能无法精确地在正确的时刻将同步事件交付给 LMK04828、从而实现所需的事件/输出相位关系。 SYSREF 分频器也可以产生比输出通道分频器更低的频率；毕竟、SYSREF 本质上是系统级 GCD 频率（或其整数分频）。

实际上、只要 ZDM 中的反馈频率是输出频率的 GCD、并且 ZDM PLL 输入频率的整数倍（包括 x1）、传递给 LMK04828 以复位其自身分频器的同步事件就不是时序关键型。 如果 LMK04828 还不负责为正在计时的器件生成或重复下游 SYNC/SYSREF 事件、我们可以完全擦除 SYSREF 路径、仅使用来自其中一个输出的反馈；在这种情况下、只要遵守上述 GCD 和输入约束的整数倍、R/N 关系就无关紧要。

因此、如果您希望继续使用 SYSREF 分频器作为反馈频率、并且实际上在其他任何地方都不需要 SYSREF 频率、则可以将 SCLKX_Y_PD 位设置为 1、并在输出页面上对任何未使用的输出断电；只要 SYNC_EN = 1、SYSREF_PD = 0、SYNC_SYSREF = 1、且对于 FB_MUX、分频器值正确、就无需 DIS任何 其他操作。

如果您可以将 DCLKout6 或 DCLKout8 配置为反馈路径（您仍然可以在外部使用该输出，只是频率必须是所有输出的 GCD 和输入的整数倍）、那么您可以在 SYSREF_PD = 1 时禁用 SYSREF 分频器、以节省一些电流。 在遵守 GCD 和整数多重标准的同时、在同步事件（具有任意时序）复位输出分频器之后、输出应始终具有确定性的输入到输出相位关系。 仅给定 250MHz 输出和 10MHz 输入、您确实满足 GCD 和整数多标准、因此您可以将 FB_MUX 源设置为 DCLKout6 或 DCLKout8（取决于使用的任何内容）、并将 PLL1 N 分频器设置为 k * 25、将 PLL1 R 分频器设置为 k * 1、以将相位检测器频率设置为 10MHz /k、其中 k 是任何不超过分频器范围的整数。 选择 k 会对环路带宽和带内噪声产生一定影响；通常、将 k 加倍会导致带内噪声增加 3dB、环路带宽约为其一半、否则两者相等。

——

如果 ZDM 反馈将转到 PLL1、我想知道是否会更好地为 100MHz 或 125MHz VCXO 提供服务。 这些情况下、可以为您提供 VCXO 频率下的 PLL2 相位检测器频率、这会使 PLL2 的带内频率（（10kHz 至 1MHz 偏移）高出约 7-9dB、而不会影响同步或输入到输出相位。 与 100MHz 或 125MHz 相比、采购 160MHz VCXO（尤其是高性能 VCXO）时可能会遇到更多问题。

您有没有机会与您联系过的 TI Field 应用联系人？ 这是一个复杂的器件、如何配置时钟会对系统产生很多影响；如果我们有这个选项、那么设置一个调用来更详细地讨论可能是值得的。

我相信我们领域中有一家 TI FA。 还没有决定是谁,因为我是几个月前在这里开始的。 回想一下、当 AMD CLK104 板连接到 ZCU208 时、我们有一个固定的 160MHz VCXO、其他时钟布线也是固定的。 我将尝试您推荐的几个设置并了解其实现方式。