[参考译文] LMK1D1204：设计审查

admin

Guru**** 2532980 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LMK1D1204

工具/软件：

您好：

我使用具有 3.3V 振幅的单端 LVCMOS 时钟作为输入。请查找所附的原理图以供参考。我有几个关于偏置配置的问题。

当前设置：

LVCMOS 时钟信号 (3.3V) 交流耦合至正输入引脚、 IN0_P 。
未使用的负输入引脚 IN0_N 将偏置到建议的半电源电压 1.65V。
问题：
1. 由于正输入 ( IN0_P ) 是交流耦合的、是否还需要为其提供直流偏置？如果是、电阻器阻值应该是多少？
2. 是偏置未使用的输入引脚所需的分压器 IN1_N 在 1.65V 下、或者可以使用另一种方法吗？

随附的是上面的原理图。请查看并告知我此问题是否正确？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Misba、
是、将_P 侧偏置到 VCC /2
我建议使用 1k Ω 电阻器来降低电流消耗。

通常、LVCMOS 时钟已被偏置 — 如果可能，请勿进行交流耦合，即移除 C3。

此致、

Vicente

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好：

我在 Biass_P 和 N 端有一个问题。

BIAS_P 侧连接到 BIAS/2 VCC：
IF 电容器 C3 由于 LVCMOS 时钟已偏置而被移除、那么连接到 LVCMOS/2 的分压器电路的用途 VCC 是什么？
原理图中的 BIAS_N 侧：
请确认是否在处设置了偏置 IN0_N 正确。由于采用了 N 侧 为什么需要偏置？为什么不能通过电容器简单地接地？

0 admin 3 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Misba：

假设您的 LVCMOS 输入已偏置、如果移除 C3、则分压器没有用途。这会导致分压器电路变得冗余。

由于 IN0_N 似乎悬空、因此电流排列似乎不正确。 N 侧需要偏置、因为该引脚需要保持在 P 输入摆幅的中点。如果 P 输入是交流耦合的、则将该引脚交流耦合到 GND 就足够了、但在没有偏置的情况下对输入进行交流耦合可能会损坏该器件的接收器、其绝对最小值为–0.3V。

返回到 3.3V LVCMOS 信号、该信号应从 0V 摆动到 3.3V。其偏置电平为 3.3V/2 = 1.65V。 IN0_N 输入需要保持在相同的电压、器件才能按预期运行。

谢谢、

Michael

时钟和时序（参考译文帖）(Read Only)