This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK6H:针对 LMK6H (LMK6HA10000ADLER) 输出至带外部端接的 HCSL 接收器

Guru**** 2652575 points

Other Parts Discussed in Thread: LMK6H

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1574328/lmk6h-regarding-lmk6h-lmk6ha10000adler-output-to-hcsl-receiver-with-external-termination

部件号:LMK6H


工具/软件:

高支持  

我对 带外部端接的图 8-9 LMK6H 输出到 HCSL 接收器有疑问、最初用于仿真、因此我想进行澄清、因为它看起来与其他供应商的应用手册不同。 我想知道是否应该像我的草图那样存在串联电阻器? 或者 LMK6H 中已经内置了串联电阻?   

   

*我还从其他供应商附加应用程序。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tim:  

    对于 LMK6H、可以在原理图中添加用于串联电阻的占位元件。 在 17-33 欧姆范围内添加串联电阻器有助于减少输出中的过冲和振铃、但并不是严格要求。 理想值取决于布线的阻抗曲线、电路板层叠等  

    此致、  

    Connor  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor:  

    还有一个问题、我想验证从 LMK6HA10000ADLER 捕获的时域波形是否满足 PCIe REFCLK 要求。 TI 是否提供任何工具(具有清晰的步骤)来实现此目的?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tim:  

    此处我们提供了 LMK6H 的 PCIe 合规性报告、其中包括频域和时域测量: https://www.ti.com/lit/an/snla445/snla445.pdf 

    TICS Pro 中还内置了一个工具、可在其中输入相位噪声曲线或从示波器捕获的波形、以检查 是否符合 PCIe REFCLK 规格。 LMK6H 数据表中还包含大多数必要的时域规格((VOH、<xmt-block1>VOL</xmt-block>,交叉点,压摆率等)。VOL。  

    您可以在以下位置在 TICS Pro 中找到 PCIe 工具:

    此致、  

    Connor  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、Connor。  

    我们关闭这个工单。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor:  

     在数据表中也显示串联电阻是否会更好? 这将减少混淆。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tim:  

    好的一点、我可以将此反馈与我们的团队分享、以便我们可以在下一个数据表版本中添加串联电阻器作为选项。