[参考译文] LMK04832：绕过 LMK04832 上 Clockin0 的输出

Shunya-San、

我查看了您的配置，似乎一切都正确 — 您有 CLKin0 进入 SYSREF 多路复用器、该复用器根据 SYSREF_MUX = 0 和 SYNC_MODE = 0 的设置通过 SYSREF 路径重新计时。  

我注意到一个关键问题、即未设置 SYSREF_PD 位。 未设置此位意味着 SYSREF 根据从 CLKin1 分配的 312.5MHz 信号生成信号。 通过将该位 SYSREF_PLSR_PD 和 SYSREF_DDLY_PD 设置为 1、可以向器件发出信号：内部不会生成 SYSREF 信号；而是来自 CLKin0 的时钟恢复信号。

谢谢、

Michael

您好、Michael、

感谢您的答复。
我无法通过查看数据表来理解这一点、因此我决定重新调整我之前实现的 LMK04832 设置、实现完全不同的用途、仅对必要的器件进行更改。
因此、我能够让它使用以下设置。

虽然它工作正常、但我需要澄清其成功的原因、因此我要比较这些设置。
您能否检查哪些寄存器负责正常运行？

谢谢、
Shunya

R0 (INIT)	0x000080
R0	0x000080
R2	0x000200
R3	0x000306
R4	0x0004D1
R5	0x000563
R6	0x000670
R12	0x000C51
R13	0x000D04
R256	0x010002
R257	0x01010A
R258	0x010290
R259	0x010360
R260	0x010400
R261	0x010524
R262	0x010600
R263	0x010701
R264	0x010808
R265	0x01090A
R266	0x010A90
R267	0x010B40
R268	0x010C10
R269	0x010D00
R270	0x010E00
R271	0x010F01
R272	0x011001
R273	0x01110A
R274	0x011290
R275	0x011344
R276	0x011420
R277	0x011525
R278	0x011600
R279	0x011711
R280	0x011808
R281	0x01190A
R282	0x011A90
R283	0x011B40
R284	0x011C20
R285	0x011D20
R286	0x011E00
R287	0x011F11
R288	0x012008
R289	0x01210A
R290	0x012210
R291	0x012360
R292	0x012420
R293	0x012500
R294	0x012600
R295	0x012710
R296	0x012850
R297	0x01290A
R298	0x012A10
R299	0x012B60
R300	0x012C22
R301	0x012D04
R302	0x012E00
R303	0x012F10
R304	0x013002
R305	0x01310A
R306	0x013200
R307	0x013340
R308	0x013420
R309	0x013500
R310	0x013600
R311	0x013710
R312	0x013840
R313	0x013900
R314	0x013A08
R315	0x013B00
R316	0x013C00
R317	0x013D08
R318	0x013E03
R319	0x013F00
R320	0x0140E0
R321	0x014100
R322	0x014200
R323	0x014310
R324	0x0144FF
R325	0x014500
R326	0x014600
R327	0x014710
R328	0x014802
R329	0x014902
R330	0x014A03
R331	0x014B06
R332	0x014C00
R333	0x014D00
R334	0x014E00
R335	0x014F7F
R336	0x015000
R337	0x015102
R338	0x015200
R339	0x015300
R340	0x015478
R341	0x015500
R342	0x015696
R343	0x015700
R344	0x015896
R345	0x015900
R346	0x015A05
R347	0x015BD4
R348	0x015C20
R349	0x015D00
R350	0x015E1E
R351	0x015F0B
R352	0x016000
R353	0x016101
R354	0x016220
R355	0x016300
R356	0x016400
R357	0x01657D
R358	0x016600
R359	0x016700
R361	0x016958
R362	0x016A20
R363	0x016B00
R366	0x016E16
R371	0x017370
R375	0x017700
R386	0x018200
R387	0x018300
R388	0x018480
R389	0x018500
R392	0x018800
R360	0x01687D
R1365	0x055500

Shunya-San、

我今天在带宽上有点落后。 我将能够明天浏览这些寄存器。

谢谢、

Michael

Michael San、

这件事的情况如何？

我不太了解数据表、如果您能联系我们、我将不胜感激。

谢谢、

Shunya

Shunya-San、

您共享的文本文件表示您已将设备配置为分发模式。  

这是通过将寄存器 0x147 中的 CLKin1_OUT_MUX 配置为 Fin 模式来完成的 — CLKin1 的输入被视为外部 VCO、并且信号会发送到输出分频器。  

谢谢、

Michael

Michael San、

修改前后寄存器 0x147 是相同的；其值为 0x014710。

修复之前它不起作用的原因是什么？

Shunya

Shunya-San、

我误读了您的配置文件、抱歉。  

我已经完成了更新内容的说明、明天我将通读数据表、以提供根本原因。

谢谢、

Michael

Michael San、

请告诉我此事的当前状况。  

谢谢、  

Shunya

Shunya-San、

感谢您的耐心。 我在工作台上查看了您的配置、发现您驱动的所有时钟输出都来自 SYSREF 分频器。 请务必注意、在发生 SYNC 事件之前不会启用 SYSREF 输出分频器。 您是否尝试过触发同步事件？ 将输出从 SYSREF 分频器更改为器件时钟？

谢谢、

Michael

Michael San、

SYNC 始终与 L 一起使用

这与之前的设置值和当前设置值的控制方式相同。

我注意到、通过比较寄存器设置、地址 0x143 处的值已从 0x00 更改为 0x10。

这是否相关？

为了便于参考、我将包括新旧 GUI 屏幕。

・旧设置

・新设置

谢谢、

Shunya

您好 Shunya、

我对你说的话的意思有点困惑  

sync 常用于 L

您是否尝试过按下“SYNC Divider“按钮？

此外、您可以尝试使用以下 SYNC/SYSREF 设置进行配置吗？

谢谢、

Michael

Michael San、

SYNC 引脚始终从 FPGA 接收低电平信号。

它不适用于旧设置、但在新设置下运行良好。

抱歉、我目前没有环境来尝试您提供的设置。

需要一些时间来准备观察 Clkout 的信号输出。

谢谢、

Michael

您好 Shunya、  

很高兴听到！ 请告诉我您的发现是什么。

谢谢、

Michael