This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2592:LMX2592

Guru**** 2390735 points
Other Parts Discussed in Thread: LMX2592, LMX2594
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1070191/lmx2592-lmx2592

部件号:LMX2592
“线程”中讨论的其它部件: LMX2594

我们有多个主板结构,每个主板都有自己的 PLL (LMX2592)。REFCLK 对所有主板都是通用的,但每个主板的时钟缓冲器数量不同。

在下面的示例中,您可以看到 PLL #2在通过2个 CLK 缓冲器后获得 REFCLK,而对于 PLL #1,它只通过1个 CLK 缓冲器。

我们仅在整数模式下使用 PLL!

问题:

鉴于2个 PLL 的输入相位因时钟缓冲器(2个 PLL 输入之间的相位差异变化)而异,2个 PLL 输出的相位变化是多少

  示例:如果 PLL REFCLK 相位(温度过高)变化1度(由于时钟缓冲器变化),PLL 输出中的预期相位变化应该是什么? 它也是1德克还是1德克乘法芬/芬

鉴于我们将换用 LMX2594 (使用同步输入),我们能否克服这种无控制的相位差?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨,Dror,

    我认为使用时间而不是相位来估计时钟对齐更方便。

    假设 A&B 之间的时间延迟为 TAB,则 A&C 之间的延迟时间等于 TAB+TBC。

    同样,A&F 之间的延迟时间将为 TAD+TDE+TEF。

    当 PLL 锁定时,其输入和输出之间存在时间延迟。 在整数模式下,此延迟时间基本上是固定的。 所以待定=待定。

    缓冲区的输入/输出也有一些时间延迟。 如果我们忽略了 B&D 之间的偏差,则 TAB = TAD。 因此,C&F 之间的时间差等于 TDE。

    我们可以继续用这种方法估计温度造成的时间变化。

    只有当所有 LMX2594设备共享相同的参考时钟时,LMX2594的相位同步功能才起作用。 在上述系统图中,第二个 PLL 的参考时钟不是从 D 中获取的,因此同步功能将无法消除由于缓冲而造成的延迟。