• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 509 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：两个 LMK04828同步

admin
Guru**** 1155340 points
Other Parts Discussed in Thread: LMK04828, TIDA-01023, TIDA-01024
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1067266/lmk04828-two-lmk04828-synchronization

部件号：LMK04828
“线程： 测试”中讨论的其它部件

尊敬的技术支持团队：

我希望使用两个 LMK04828，并尽可能在输出时钟之间同步。

我的想法是将一个输出(缓冲 LVDS)输入到另一个 clkin0或 clkin1。

由于不使用与 JESD204B 兼容的 ADC 和 DAC，因此将 LMK04828用作时钟发生器，因此不需要同步和 SYSREF。

请参见随附的两个 TSC 文件和时钟树(pdf)。 能否检查 LMK04828的设置？

如果您有在 两个 LMK04828EVM 之间同步的参考设计，您可以共享它吗？

e2e.ti.com/.../LMK04828_5F00_OSCin10MHz_5F00_ADC_5F00_FPGA_5F00_2022.01.07.tcs

e2e.ti.com/.../LMK04828_5F00_OSCin10MHz_5F00_DAC_5F005F00_2022.01.07.tcs

e2e.ti.com/.../0624.LMK04828_5F00_clktree.pdf

此致，

TTD

  • 0
    TI__Guru**** 1155340 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 TTD，

    对延迟响应表示歉意。

    同步多个 LMK 设备有多种方法，并具有  参考设计 TIDA-01023 (树配置)和 TIDA-01024 (菊花链配置) FYR。

    但我可以 在您的建议体系结构中看到，两个 LM 具有不同的输出频率，它们是否仍需要同步(任何特定情况下)？ 或者，它是否具有决定性？

    对于建议的体系结构(下一个 LMK 的 OSCout 旁路)，您可以具有确定性，因为 OSCout 没有延迟调整。 但是，如果 DCLKout 提供相同的时钟频率，则具有延迟的 DCLKOUT 可以通过来自 LMK-1的 SYNC 生成同步输出。

    在 多时钟同步应用程序备注中可以看到多时钟同步的状态不同(如零延迟模式)。

    两个 LM 器具有非常低的相位检测器频率，这将影响时钟输出的相位噪声/抖动性能。 因此，根据 ADC/DAC 时钟要求，需要增加相位探测器频率(OSCin 也是)以实现所需的性能。

    完成架构后，将更新配置文件。

    谢谢！

    此致，

    阿耶特·帕尔

  • 0
    TI__Guru**** 1155340 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Ajeet Pal，

    感谢你的回复。

    >但我可以 在您的建议体系结构中看到两个 LM 具有不同的输出频率，它们是否仍需要同步(任何特定情况下)？ 或者，它是否具有决定性？

    →我希望使两个 LMK 输出时钟的同步  尽可能具有确定性。

    >对于建议的体系结构，下一个 LMK 的 OSCout 绕过，您可以具有确定性，因为 OSCout 没有延迟调整。

    >但是，如果 DCLKout 提供相同的时钟频率，则具有延迟的 DCLKOUT 可以通过来自 LMK-1的 SYNC 生成同步输出。

    ⇒这是否意味着以下配置？

      对于 VCO=2500MHz 和高相位探测器频率，我将 OSCin 频率从10MHz 更改为125MHz。

      我是否应该将 SDCLKout (同步信号)用于 Nest LMK？ 如果是，频率会更好。

      如果您有适用于 TIC Pro 的 TCS 文件，这对我很有帮助。

       

       

    P.S.

    我有两个 LMK04828EVM，将在构建主板之前进行测试。

    此致，

    TTD

  • 0
    TI__Guru**** 1155340 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 TTD，

    对延迟回复表示歉意。

    [引用 userid="221405" url="~/support/clock-time-group/clock-an-and -timings/f/clock-time-forume/1067266/lmk04828-two-lmk04828-synchronization/3953049#3953049"]→我希望使两个 LMK 输出时钟的同步 尽可能具有确定性 [引用/引用]。

    是的，当从 OSCout of the 1st LMK 获得第二个 LMK 的参考信号时，在菊花链配置中，两台设备的时钟之间可能存在确定性偏差。  

    如上所述，OSCout 没有延迟调整，因此 LMK-2在 LMK-1的输入参考信号和参考信号输入之间具有固定延迟(确定性)。  

    [引用 userid="221405" url="~/support/clock-time-group/clock -an-and -time/f/clock-time-forume/1067266/lmk04828-two-lmk04828-synchronization/3953049#3953049"]

    ⇒这是否意味着以下配置？

      对于 VCO=2500MHz 和高相位探测器频率，我将 OSCin 频率从10MHz 更改为125MHz。

      我是否应该将 SDCLKout (同步信号)用于 Nest LMK？ 如果是，频率会更好。

    [/引用]

    如果树配置中使用了多个 LM，则可以进行外部同步并同步 LM。 但是，在菊花链配置中，它们应该在零延迟模式下用于确定性输出。 因此，对于零延迟模式，参考频率应与系统的最小输出频率相同。 在这种情况下，OSCin 频率应为39.0625MHz。

    下面是两个 LM 的 TIC Pro 配置文件，它们可以与可用的 EVM 一起使用。

    e2e.ti.com/.../LMK04828_5F00_1_5F00_ZDM.tcse2e.ti.com/.../LMK04828_5F00_2_5F00_ZDM.tcs

    谢谢！

    此致，

    阿耶特·帕尔