[参考译文] LMX2572：低频应用和时钟

Jon，

一些一般性意见：

• 就需要“相位”的 IF 和 LO 信号而言，这或多或少是正确的。 您不希望 IF 信号和 LO 信号在任何可探测范围内发生频率差，否则输出信号将产生 不相关的 FM 噪声。 发生这种情况的最常见方法是通过频率锁定产生 IF 的系统的参考源和生成 LO 的系统。 在某些情况 下，这意味着为两个系统提供通用引用；在其他情况下，这可能意味着为系统的多个部分生成多个频率锁定引用，所有这些引用都是从一个通用频率引用生成的(通常是通过 PLL 实现的)。
  
  
• 几乎所有与频率相关的测试设备(如 AWG)都有一个用于10MHz 信号的参考端口。 您可以将此10MHz 信号用作 LMX2572的频率参考，它将充当锁相环，并使 LO 信号与 AWG 生成的信号保持相位。 有一些非理想的考虑因素，例如 AWG 参考的闪烁噪声产生的错误，或信号在温度范围内的有效传播延迟的变化(这显示为非常低的频率漂移，认为<1Hz)，这可能会影响相 位对齐或噪声性能， 但这些通常不是什么大问题-测试设备通常使用一个经过光化处理的晶体振荡 器来提供非常稳定的参考，并具有较低的闪烁噪音，您可能可以在一致的温度下开始对系统进行测试，以避免上述漂移效应。 在正常情况  下，LO 的这种 PLL 方案将保持与 AWG 相同的总体稳定性(达到 PLL 架构固有的闪变噪声限制)。
  
  
• 如果您提供更高频率的参考(例如100MHz )，LMX2572的性能可能会更好，因为 PLL 的带内性能在一定程度上是相位探测器频率的函数(有关更详细的调查，请参阅 PLLatinum SIM)。 有时您会感到幸运，测试设备还提供更高频率的参考信号，但通常您只能获得10MHz 的信号。 然后，您可能会从多级 PLL 架构中受益，该架构可以 将频率锁定到10MHz，但可调振荡器(如 VCXO)可将频率提升到更高频率的干净参考。 例如，第一个 PLL 可能锁定为10MHz，并使用100MHz VCXO 作为 VCO。 然后，VCXO 的输出可能被拆分 或复制，从而将其用作第一个 PLL 反馈和第二个 PLL 参考。 第二个 PLL (LMX2572)可以使用100MHz 参考而不是10MHz 参考来改善 PLL 环路带宽内合成 LO 的相位噪声。  
  
  这种级联 PLL 方法并非完全必要，只是为了启动这样的项目， 但是，作为一项长期优化以获得更好的噪声性能，记住此选项可能会很有帮助(如果您发现 运营商附近有令人无法接受的高相噪声，这是 LO 信号造成的)。 如果您认为有必要，我将把寻找适合此用途的 PLL 的任务留给您处理—用于此目的的最佳器件可能不是 TI 器件。
  
  
• LMX2572输出本身就是差分的。 市场上没有太多的差动混合器。 考虑使用平衡器将 LMX2572的输出从差分信号转换为单端信号，以更好地与 大多数混音器兼容。
  
  
• 您还可以 将两个 LMX2572输出的输出功率组合起来，以提高 LO 功率。 出于刺激性能的原因，LO 端口通常是混音器中最高的功率端口；从两个组合输出(而不是仅一个输出)增加功率可能有助于省去 LO 之前对低噪声放大器的需求。
  
  
• 无论怎样，您都需要一个用于 LMX2572的 SPI 控制器。 这可能是一个带有 SPI 外围设备的简单微控制器，一个像 Aardvark 这样的 SPI 编程加密狗，或者一个像 Raspberry Pi 这样的简单 SoC (公开其 SPI 接口)。 我们包括用于 LMX2572EVM 的 SPI 编程器。
  
  
• 我们还提供了一个基于 GUI 的工具，称为 TIC Pro ，它提供了一种图形方法 来生成 LMX2572的寄存器编程。 您可以提前检查您想要生成的配置是否受支持，该工具将为许多用例建议合理的设置。 与 PLLatinum SIM 结合使用，您可以从 PLLatinum SIM 模型复制寄存器编程，或 模拟建议配置的性能。

希望这能有所帮助！

此致，

德里克·佩恩