[参考译文] LMK05028：APLL1和 APLL2处分次分隔器的分母值

你好，Hirotaka，

不幸的是，APLL 分母值不能从2^40更改。

请提供所需的输出频率吗？

通过取消选中如下所示的强制 DPLLx_den 框，可以将 DPLL 分母从2^40更改为2 40。 这将使参考输入和 VCO 之间的调谐范围更小。

此致，

起亚·拉赫巴尔

起亚山

感谢你的回复。

不幸的是，APLL 分母值不能从2^40更改。
->好的，我们明白了。

打击者的设置如下：
<Contents>
视频参考：1080p59.94
水平同步信号：60*1125/1.00100 Hz
输出频率：148500000.0/1.00100 Hz

我们附上了客户的.TCS 文件。
e2e.ti.com/.../test_5F00_59.94_5F00_1.00xxxxxx11022222.tcs 
e2e.ti.com/.../test_5F00_59.94_5F00_1.001000_5F00_new.tcs
客户使用两个.TCS 文件进行了检查，波形已流出。

通过取消选中如下所示的强制 DPLLx_den 框，可以将 DPLL 分母从2^40更改为2 40。 这将使参考输入和 VCO 之间的调谐范围更小。
->发布客户设置“强制 DPLLx_den Box”。

作为我们的问题，
DPLL 分母可以自动更改，因此可以使用输入参考=60*1125/1.00100 Hz 来设置输出频率148500000.0/1.00100 Hz。
作为假设，当参考输入的数字如此之多时，参考 PLL 的分隔器是否使用分段器？
在水平同步信号和输出频率之间，此比率为整数。(148500000/(60*1125)=2200 -> REF * 2200=OUTCLK)
TICSPRO 可以使用多少参考输入数字？
(当客户用 4位数检查小数点后，他们没有解决这个问题。)

此致，

松本宏

起亚山

好的，我们会尝试一下。

此致，

松本宏

起亚山

我们的客户尝试了您的.TCS 文件。
但是问题没有解决。
输出频率已流出。

因此，它意味 着输入参考和输出频率之间的比率不是整数。
因此，存在一些容忍。

在 TICSPRO-SW 的原始寄存器上，有 R506到 R509 (DPL2_REF_NUM)的寄存器。
如果需要整数比，应该是  DPL2_REF_NUM=0？

然后，DCO 函数是否适用于此问题？  

此致，

松本宏

你好，Hirotaka，

请确认 DPLL 已锁定吗？ DPL1_LOFL，DPL1_LOPL， DPL2_LOFL 和 DPL2_LOPL 是否如下所示较低？

您是否还可以确认 REF0VALSTAT 的高电平如下所示？

我认为输出频率流动的原因是 DPLL 未正确锁定。

此致，

起亚·拉赫巴尔

起亚山

感谢你的回复。
参考输入有效，没问题。

结果，我们自己解决了这个问题。
 
我们使用   .TCS 文件计算出的二次外联比值为 DPL2_REF_NUM/DPL2_REF_DEN = 0.33333333333315213675。
实际上，要保持参考输入和输出之间的整数比率，  需要无限的小数1/3 ->0.333......。

因此，我们的决定如下：
-DPL2_REF_NUM：R506～510 ->  10000
-DPL2_REF_DEN：R511～R515 ->  30000

我们要求您：
TICSPRO 可以使用多少个参考输入数字？
在这种情况下，我们应该 手动检查参考输入和输出之间的整数比率吗？

此致，

松本宏