• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 176 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.0105万：Vddo定时要求？

admin
Guru**** 2531950 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/564971/lmk00105-vddo-timing-requirements

部件号：LMK0.0105万

在Vddo引脚上电时是否有与Vdd相关的定时要求。 我计划让芯片和时钟关闭3.3V主电源，并将vddo连接到通过定序器控制的处理器和FPGA的电源。  

谢谢你

李宗盛

  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，
    我不知道任何时间要求，但会仔细检查。 在我们的EVM上，它们会同时通电。

    73岁
    Timothy
  • 0
    TI__Guru**** 2531950 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Timothi-san，您好！

    我发现了以下要求。 似乎在通电过程中必须确保“Vdd >= Vddo”。

    但是，还有另一个描述与本说明冲突。

    我已将我的问题发布到以下URL。

    https://e2e.ti.com/support/clocks/f/48/t/60.8878万

    此致，

    KAWAI