• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 249 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4821万：单回路示例

admin
Guru**** 2535740 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/565340/lmk04821-single-loop-example

部件号：LMK0.4821万

您好，

是否有在单环路配置中使用的LMK0.4821万的示例？  数据表提到在模拟单环路解决方案时，将PLL1环路滤波块设置为“0 Hz LBW”并使用VCXO作为参考块，但细节不多。

谢谢！

Chuchen

  • 0
    TI__Guru**** 2535740 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Chuchen：

    您正在寻找哪类示例？ 基本上，这是PLL1断电时的正常操作。

    73岁
    Timothy
  • 0
    TI__Guru**** 2535740 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Tim，

    客户希望看到一个示意图示例。  他们想知道是否需要对输入/输出进行任何更改。

    谢谢！

    Chuchen

  • 0
    TI__Guru**** 2535740 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，

    原理图没有变化，我们仍然需要为所有引脚供电。 CLKIN引脚可以是左NC。

    OSCin将根据输入时钟源类型进行适当的连接，具体取决于它是单端(如LVCMOS或正弦波)还是差分LVCMOS (如LVDS或LVPECL)。 有关如何连接输入的信息，请参阅数据表的10.2 第2节。 我只是注意到，这一节提到CLKIN和OSCin，但案文中只谈到CLKIN。 基本上，除了OSCin之外，OSCin的所有操作都必须注意低于最大Vpp信号。 对于3.3 V CMOS信号，可以使用分压器完成此操作，如EVM原理图所示。 请注意，CLKIN具有MOS输入模式，可接受直流耦合3.3 V信号。

    73岁
    Timothy