[参考译文] LMK0.4828万BEVM:如何处理DAC39J84的SYSREF和器件时钟

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/583483/lmk04828bevm-how-to-deal-with-the-sysref-and-device-clock-of-dac39j84

 DAC39J84的数据表 指出，设置时间和hoId时间为50ps。 在我的设计中，我选择了LMK0.4828万b作为时钟源，并使用固定数字延迟模式来调整sysref之间的关系

时钟和设备时钟。  

SYSREF时钟的总延迟时间为(X+Y)/(VCO频率)，其中 X为寄存器13C的值，而13D为寄存器104/10C/114/11C/12C/134的值。

设备时钟的总延迟时间为Z/ (VCO频率)，其中Z是寄存器101/109/111/119/121/129/131的值。

在我的设计中，VCO的频率为2400MHz，sysref为9.375MHz，FPGA的器件时钟为150MHz， DAC39J84的器件时钟 为600MHz。

无论我配置X，Y，Z的值是什么，我都无法满足50ps的要求。 SYSREF时钟的延迟时间总是比X的设备时钟至少长8。  

可以帮帮我吗？ 如何满足 sysref时钟和设备时钟之间的关系要求。