• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 248 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVD1208：如果输入连接断开(未知，高Z，有效/无效？)，输入的状态将转到

admin
Guru**** 2387080 points
Other Parts Discussed in Thread: CDCLVD1208
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/614773/cdclvd1208-state-of-the-input-will-go-to-if-the-input-connection-is-broken-unknown-high-z-valid-invalid

部件号：CDCLVD1208

大家好，

我有一位客户在 其设计中使用CDCLVD1208，并提出了以下问题：

例如，如果差分对(CLK_100_T/F)的正极信号连接因某种原因断开(打开)，则输入的状态是什么？ 是否为高Z，未知，有效/无效？ 这对输出有何影响？ 您是否有此类案例的测试报告？

从我所读取的输入可以保持浮动，因此未使用的输入上的活动不会出现在输出上？

请您澄清上述疑问。

感谢您的参与和支持。

此致，

Kishen

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    输入故障保护/滞后可确保输入在所选输入保持浮动时不会自动振荡或振荡。

    在您的使用案例中，当正输入浮动时负输入的偏置情况是什么？  是偏压，上拉，下拉还是浮动？

    此致，
    艾伦

  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Alan：

    感谢您提供信息。 在客户使用案例中，他们有100 MHz差分输入时钟连接到差分输入引脚INP0/INN0。 他们想知道输入连接断开时输入的状态(未知，高Z，有效/无效)。 例如，如果差分输入的其中一个输入(正(INP0)或负(INN0))中断(打开)，则输入的状态是什么。 如果两个输入连接都断开，会发生什么情况。 在输入中断的情况下，差速器接收器的输出是多少？ 它是否为未知，高Z，有效/无效？

    感谢你能抽出时间。

    Kishen
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    帖子更新：

    当正输入保持浮动时，负输入偏置。 差分输入引脚上的差分信号(CLK_100_T/F)上有一个100欧姆终端电阻器。 如果负输入偏置且正输入浮动，这是否会对输入状态产生任何影响？

    由于输入不会由于输入故障保护而自动振荡或振荡，这是否意味着如果一个输入偏置而另一个为浮动，输出端将不会有有效的(100 MHz差分)信号？

    此致，

    Kishen
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Alan：

    您是否可以根据我上一篇文章确认输入的行为。 客户很好奇，想知道他是否可以毫无问题地尝试此操作。

    此致，

    Kishen
  • 0
    TI__Guru**** 2387080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Kishen：  

    如果在加电时未提供100MHz时钟，则设备输入将处于未定义状态，因为由于100欧姆电阻，输入差分电压将为~0V；因此，输出将被拉至地电位。

    应用符合指定输入切换阈值的输入时钟后，输出将符合指定的LVDS输出电压级别。  如果删除输入信号，输出将保持LVDS输出逻辑状态。  

    在此应用程序中，当INP0浮动且INN0偏置时，输出端将没有有效的时钟信号。  如果要在删除输入时保持已知的输出逻辑电平， 可以考虑在差动输入上使用弱外部偏置来提供定义的差动输入逻辑状态(低或高)。

    此致，

    Lane Boyd