This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6.2002万:SerDes Start-Up和Clock Cleaner

Guru**** 2535150 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/633314/cdce62002-serdes-start-up-and-clock-cleaner

部件号:CDCE6.2002万

您好,

我使用CDCE6.2002万作为SERDES启动和时钟清理程序,就像数据表中的9.2 4部分一样。

我将参考时钟设置为自动切换模式。 但是电路不能正常工作,6.2002万无法自动切换参考源。 它始终使用晶体振荡器(25MHz)的输出作为参考源。

我做了一个实验。 系统稳定运行后,FPGA恢复数据时钟(25MHz)。 我将晶体振荡器的输出强制到地球上。 6.2002万只能使用FPGA的输出作为参考源。 此时,其输出信号是间歇性的,有时是锁定的,有时是无法锁定的。 我试图修改所有参数,但没有一个成功。

寄存器配置:reg0-0x96B603F0,reg1-0x9382A001

我的参数是否不正确,或者是否有其他未被注意到的内容??

 

谢谢!

 

徐先生

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    对不起,它应该是9.4 Tm2部分
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Xu

    您的寄存器配置似乎正常。 您使用的是TI提供的EVM还是您自己的电路板? 如果是定制板,请将您的示意图发送给我们。
    要检查的另一件事是根据所选格式输入时钟电平。

    此致
    普奈特
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Puneet,

     

    我使用自己的板,这是我的原理图。 我使用了内部回路滤波器。 FPGA的输出级别为LVCMOS。

     

    此致,
    徐先生

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Xu
    我认为您的原理图很好。 您是否检查了PCS_CLK_REF的挥杆? 这是否符合LVCMOS模式数据表中指定的VIH/VIL?
    此致
    普奈特
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Puneet,
    我测量了输出信号,这是正常的。 我想知道两个参考信号之间的频率差异是否会影响芯片自动切换参考信号。 例如,AUX_IN为25MHz,REF+为25.1Mhz,芯片无法完成参考信号切换。
    此致,
    徐先生
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Xu

    不应该是这样。 频率的唯一限制与数据表中定义的相同:

    此致

    普奈特