• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 1010 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] WEBENCH®︎Tools/CDCM6208V2G：在WEBENCH上以抖动消除器模式仿真

admin
Guru**** 2539500 points
Other Parts Discussed in Thread: CDCM6208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/637268/webench-tools-cdcm6208v2g-simulation-at-jitter-cleaner-mode-on-webench

部件号：CDCM6208V2G
主题中讨论的其他部件：CDCM6208

工具/软件：WEBENCHRegistered设计工具

您好E2E：

WEBENCH能否在抖动消除器模式下模拟此设备？

此致，
ACGUY

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，ACGUY：
    是的，确实如此。
    当您将环路带宽设置为< 1kHz时，这就是CDCM6208抖动消除器模式。

    此致，
    肖恩
  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Shawn您好！

    感谢您的回复。
    我尝试在WEBENCH上进行模拟，条件如下：

    ==conditions ==

    输入频率：6.75MHz
    输出频率：148.5MHz

    ==results==

    环路带宽：84.703kHz -> RMS抖动：641.1fs
    环路带宽：0.987kHz -> RMS抖动：1073.3fs


    抖动消除器模式比较高的抖动正常模式更好。
    为什么？

    此致，
    ACGUY
  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，ACGUY：
    有可能。
    抖动消除器用于嘈杂的基准。 抖动消除器(窄带宽)或时钟发生器(宽带宽)是对基准，PLL (带内馈送相位噪声)和VCO (带外馈送相位噪声)相位噪声性能的折让。
    当参考相位噪声或PLL在某些频率偏移中优于内部VCO时，宽带宽比窄带宽更好。 这是您的模拟结果。
    但当您在参考时添加更多噪声时，您会发现窄带宽更好。

    此致，
    肖恩
  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Shawn您好！

    感谢您的建议。

    最后一个问题；
    我在日本的经销商工作。 我是TI的全职FAE。
    我们的客户现在正在设计新产品。
    以前，此器件在另一种设计中是D-In，他们在设计时参考了它，但FPGA将更改为Kintex。
    关于FPGA时钟输出的附加抖动，您是否知道近似数值？
    请根据您的经验或知识告诉我价值。

    此致，
    ACGUY
  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，ACGUY：

    感谢您对TI器件的支持。

    FPGA通常会输出嘈杂的时钟，在几ps rms (或在峰间大于50 ps)的范围内抖动。

    此致，

    肖恩

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    非常感谢！