• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 816 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.461万：LMK0.461万

admin
Guru**** 2532980 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/664542/lmk04610-lmk04610

部件号：LMK0.461万
线程中讨论的其他部件：LMK0.4616万， LMK0.4828万，

您好，TI

在我的设计中，我将使用直接传递给PLL2 (未使用的PLL1)的清洁输入时钟。我被认为在振动期间工作时噪音会增加。

是否在设备上执行了任何配置测试？ 例如振动，冲击，湿度。

谢谢

Yeshayahou

  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好
    请将您的请求发送至support@ti.com。 我们的质量团队将作出回应。
    此致
    普奈特
  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！
    PLL2包含VCO以执行所有输出时钟。在PLL环路滤波器无法克服的振动或冲击下运行时，此VCO会产生额外相位噪声。因此，生成的输出时钟将承受更大的抖动。是否有有关此问题的测试结果？
    谢谢
    Yeshayahou
  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Yeshayahou，
    此设备没有任何外部回路过滤器。 PLL架构为半数字，具有低模拟VCO增益。 因此，在振动或冲击事件下的性能应该比基于PLL的传统设备要好得多。 很遗憾，我们没有此类性能数据。
    此致
    普奈特
  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Puneet

    也许在具有相同VCO技术(如LMK0.4616万或LMK4828)的类似设备上有此类数据？

    谢谢

    Yeshayahou

  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Yeshayahou，
    请查看此应用报告：
    www.ti.com/.../snaa296.pdf
    我不能说它是LMK0.461万或LMK0.4828万的一对一设备，但该设备也有一个具有类似VCO技术的PLL。 你可以看到振动灵敏度真的很好。 我希望这能有所帮助。
    此致
    普奈特
  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Puneet
    我已经查看过此应用报告，实际上抖动振动灵敏度很低(~4ps rms)， 但是，将此时钟用作ADC采样时钟时钟仍然太嘈杂，会降低SNR (可接受的抖动值约为0.2ps)。我想执行一项测试来了解抖动的影响。
    谢谢
    Yeshayahou
  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好  

    在这种环境中，就抖动而言，我们不能说您会获得相同的灵敏度。 这仍然是最坏的情况。 该报告针对的是与硅芯片集成的XTAL振荡器芯片，该芯片具有基于LC-VCO的PLL。 要真正检查性能，应执行这些测试。 很遗憾，我们没有此类数据可供您分享。

    此致

    普奈特

  • 0
    TI__Guru**** 2532980 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Puneet

    对，我认为只能使用PLL2 (使用VCO)，使用由外部提供的稳定参考时钟。这样，我希望VCO抖动会更低。

    非常感谢你的帮助。

    Yeshayahou