This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4808万:由于PLL时钟振幅变化,ADC中的SNR降低

Guru**** 2387080 points
Other Parts Discussed in Thread: ADC16DV160
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/598273/lmk04808-snr-degrades-in-adc-due-to-pll-clock-amplitude-changes

部件号:LMK0.4808万
主题中讨论的其他部件:ADC16DV160

您好,

PLL (部件号:LMK0.4808万B)通过以下配置进行测试。

此处PLL CLKout0用作ADC1 (部件号:ADC16DV160)的源时钟,PLL CLKout2驱动同一部件的ADC2。
ADC的采样时钟频率与源时钟频率相同。
(i)根据我们的要求,ADC1配置为160 MHz,而ADC2配置为144MHZ (请参阅第三个测试案例)。
与其他频率组合测试案例相比,上述配置的SNR会降低。


(ii)使用我们的默认配置(ADC1-160M,ADC2-144M),在ADC2中时钟振幅降低至1200mVpp并进行了测试(请参阅第7次测试案例),
据观察,ADC1 SNR比测试用例-3更好。

(iii)使用我们的默认配置,时钟类型在ADC2中更改为LVDS并进行了测试(请参阅第8个测试案例),
据观察,ADC1 SNR比测试用例-3更好。

(iv)为了确定问题的来源是ADC或PLL,ADC2芯片断电并经过测试,即使它使用默认配置时ADC1 SNR也会降级。
然后,我们关闭clkout2,这里ADC1 SNR得到改善(请参阅第9次测试案例)

测试案例 配置 CLKout0 (ADC1) CLKout2 (ADC2)
  频率变化
1. 频率 160 MHz 160 MHz
类型 LVPECL,2000mVp LVPECL,2000mVp
已观察SNR 57.01 55.14
频率 144 MHz 144 MHz
类型 LVPECL,2000mVp LVPECL,2000mVp
已观察SNR 55.65 56.7
3. 频率 160 MHz 144 MHz
类型 LVPECL,2000mVp LVPECL,2000mVp
已观察SNR 51.84 55.87
4. 频率 144 MHz 160 MHz
类型 LVPECL,2000mVp LVPECL,2000mVp
已观察SNR 53.93 54.51
5. 频率 160MHz 120 MHz
类型 LVPECL,2000mVp LVPECL,2000mVp
已观察SNR 59.54
6. 频率 160MHz 96 MHz
类型 LVPECL,2000mVp LVPECL,2000mVp
已观察SNR 56.74
时钟输出中的时钟振幅变化2.
7. 频率 160MHz 144 MHz
类型 LVPECL,2000mVp LVPECL,1200mVp
已观察SNR 54.88
时钟输出中的时钟类型变化2.
8. 频率 160MHz 144 MHz
类型 LVPECL,2000mVp LVDS
已观察SNR 56.8 54.44
Clockout2断电
9. 频率 160MHz 关闭电源
类型 LVPECL,2000mVp
已观察SNR 56.08


为什么ADC1芯片SNR随ADC2的时钟频率,振幅和时钟类型而变化?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,奥西里安
    我不确定您看到的行为的原因。
    我的第一个理论是,来自CLKOut2的噪声可能会耦合到相邻的LDO旁路电容器连接中,并将抖动添加到ADC1的CLKOut0时钟中。
    您是否可以尝试向LDO旁路点添加电容,或将其屏蔽在CLKOut2上,以查看这是否有任何影响?
    此致,
    Jim B