This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK61E2:规格

Guru**** 2382480 points
Other Parts Discussed in Thread: LMK61E2
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/596633/lmk61e2-specifications

部件号:LMK61E2
在“线程: LMK0.4828万”中讨论的其它部件

您好,

我希望将LMK61E2与Xilinx的Kintex UltraScale FPGA用于原型主板,我对LVDS规范有疑问。  从LMK61E2数据表来看, LMK61E2的LVDS输出特性似乎与FPGA的LVDS规范兼容,但 LMK61E2数据表上有VOUT,差分,PP差分输出峰间摆动规范,使我感到困惑。   VOUT,diff,PP是否指定最大VOH峰间值?  是否有人可以验证LMK61E2是否与下面的FPGA规范兼容?

谢谢!

-Andrew

FPGA规范:

LMK61E2规格:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅LMK0.4828万数据表的8.2 部分(第27页),其中包含差分电压术语注释。  有关详细信息,请参阅应用手册AN-912通用数据传输参数及其定义(SNLA036)。

    简而言之,LMK的VOD在FPGA VID的范围内。  所以它是兼容的。

    73岁
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢Timothy! 一切都很清晰。

    -Andrew