This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK0.4832万:时钟输出的有效性不确定

Guru**** 2587345 points
Other Parts Discussed in Thread: LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1099916/lmk04832-unsure-of-validity-of-clock-outputs

部件号:LMK0.4832万
主题中讨论的其他部件:LMX2594

您好,

我使用的是一款具有LMX0.4832万的商用主板,它直接为三个LMX2594以及多个FPGA引脚供料。 在使用TICS PRO创建LMK的寄存器编程文件时,它没有任何抱怨,即使我输入800GHz的输出频率,所以我想和大家一起验证我的时钟设置是否有效。 我正在CLKin1上使用100MHz外部参考。 我已在TIC应用程序中附加了寄存器文本文件以及当前时钟输出配置的屏幕截图,以防寄存器加载不正确。

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../lmk0.4832万_5F00_100MHzRef_5F00_100MHzLMX_5F00_6MHz25SYSREF_5F00_50MHzPLCLK.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    卡梅伦

    我不清楚您要做什么。 请您提供更多详细信息,例如预期的输入和输出频率, 应激活的时钟输出,您是尝试使用分配模式还是需要PLL/SYSREF功能, 等等。根据数据表,不可能在CLKin1上提供20GHz时钟,并且设备仍能正常工作,因此此配置存在问题。

    此致,

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Derek,

    对一个令人困惑的帖子表示歉意。 要澄清有关尝试输入800GHz的备注: 我习惯了在您输入一个无法使用或无法使用配置的值时,TIC Pro以红色突出显示某些内容(这在TIC Pro和LMX2594中发生),但是LMK0.4832万不会出现红色突出显示。 因此,我想向大家了解我的配置是否有效,因为即使是伪造的800 GHz数字,TIC也不会抛出任何错误。

    为了澄清我所需的配置,请执行以下操作:

    CLKin1上的100MHz参考
    CLKout0和CLKout1已禁用
    100MHz  LVPECL2Vpp时的CLKout2,CLKout4和CLKout6 (我认为是设备时钟,因为它们使用三个LMX2594芯片)

    6.25MHz LVPECL2Vpp时的CLKout3和CLKout5 (我认为是连续运行SYSREF,因为它们充当FPGA ADC/DAC的SYSREF时钟)

    50 MHz LVPECL2Vpp时的CLKout8 (我认为是设备时钟,因为它只是在FPGA上用作正常时钟)

    100MHz CMOS正常/正常时的CLKout11和CLKout13 (我认为是SYSREF)

    其他注意事项:连接到CLKin0是板载12.288MHz TCXO,连接到OSCin_P/N是板载122.88MHz VCXO。 我不想使用CLKin0,只使用CLKin1,因为它是100MHz的外部参考时钟。

    老实说,我已经很困惑了,所以我不确定这应该在分发模式还是PLL1或PPL2下运行,以及需要哪些其他设置,如SYNC/SYSREF,PLL1和2以及CLKinX控制页。

    希望这一点更加清楚,因此,如果您在配置此芯片时有任何帮助,我们将不胜感激,谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    卡梅伦

    有关双回路(PLL1 + PLL2级联),单回路(仅PLL2)和分配模式之间差异的快速入门:

    • 双回路 利用两个PLL,PLL1的带宽较低,PLL2的带宽较高。 PLL1用作"抖动消除器",因为它具有低带宽和相对清洁的VCXO,即使对于高噪声参考输入,也能非常有效地消除参考噪声。 由于PLL1是低带宽的, 因此降低相位检测器频率的处罚很少,因此PLL1也可用于将频率转换为GCD极低的域(例如100MHz和122.88MHz,它们只共享160kHz的GCD)。 PLL2用作具有高带宽的频率乘数,因为PLL2的参考是一个干净的VCXO信号,并且运行相位检测器频率和环路带宽比PLL1高得多的相位噪声优势。 PLL2用于生成LCM频率或LCM频率的倍数,以便可以将所有其他时钟分开。
    • 单回路仅使用PLL2。 只要参考输入在到达时已经是干净的,PLL2的行为就会与在双环路配置中的行为完全一样。  
    • 分布模式会绕过所有PLL并直接将输出传递到时钟分布路径,而不是使用更高频率的VCO输出。 这在概念上是简单明了的, 但也有一些缺点(数字延迟的分辨率基于时钟分配频率的周期,因此,除非分配输入频率很高,否则在PLL模式下,步长将小于分配模式下的步长; SYSREF除法器的最小除法值为8, 这对可用的参考输入频率施加限制)。

    我们可以尝试仅PLL2和分布模式配置(因为对于100MHz,50MHz和6.25MHz时钟,您没有合适的VCXO频率 从具有高相位检测器速率的PLL2中派生出来,所以在双回路模式下运行并不是一个好主意)。

    对于仅PLL2模式,我单击TIC Pro的Set Modes (设置模式)页面中的Set Single Loop (设置单回路)。 我将CLKin1配置为输入参考(CLKin1_DEMUX设置为PLL1,CLKIN_SEL_MANUAL设置为CLKin1 Manual,PLL2_RCLK_MUX设置为PLL1 CLKinX)并关闭OSCin电源(OSCin_PD = 1)。 由于我知道VCO0的相位噪声比VCO1稍好,并且您的所有频率都可以从2500MHz的PLL2 VCO导出,因此我可以将VCO_MUX设置为VCO0,并将N分频 器和N预分频器分别设置为5和5。 我还在N分频器旁边设置了N校准分频器, 其原因在数据表中有更详细的说明(查找VCO校准),但现在并不重要。 然后,根据需要配置输出分隔器和SYSREF,以生成以下配置。  请注意,似乎不可能将SYSREF分频器中的6.25MHz SYSREF与100MHz CMOS SYSREF一起使用,因为JESD204B中SYSREF的整点是 GCD频率(或其整数除数) 在数据转换器系统中的所有时钟中-我选择此为设备时钟连续100MHz,而不是SYSREF。 另请注意 ,使用奇数除法器值时,占空比校正位(DCLKx_y_DCC)必须设置为1,以获得正确的50 % 占空比。

    e2e.ti.com/.../PLL2_2D00_only.tcs

    对于分发模式,我单击   TIC Pro的"设置模式"页面中的"设置分发"。 这将为我关闭所有PLL组件。 我将SYSREF分配器设置为16而不是400,因为我的时钟分配现在为100MHz。 所有100MHz时钟都配置有DCC + HS设置,因为这是除以1所必需的。

    e2e.ti.com/.../distribution.tcs

    目前,所有输出之间的同步和相位对齐将作为一项练习留给读者(请参阅数据表中的8.3 .4.1 部分)。 在数据表中提供了一个获得相位对齐的分步示例。

    ---

    关于突出显示,LMK0.4832万 GUI的状态非常糟糕。  我一直在寻找 一 个很好的理由来花时间来抛光它,现在似乎和任何时候一样好...一个改进的版本应该在本周晚些时候或下周某个时候提供。

    此致,

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    太棒了,非常感谢您的深入响应/教育以及随附的TIC文件! 我真的很感谢他们的帮助,我在使用什么设置时感到很失落。 哈哈,听起来不错,我会密切关注这一点。