[参考译文] LMK04821：内部 VCO 频率杂散

尊敬的用户6293841：

我们可以看到 LMK04821的编程吗？ 您是否有来自 TICS Pro 的.TCS 文件、或者您是否使用了可生成 LMK04821寄存器编程的其他软件？

如何禁用输出？ 有些方法比其他方法更有效。 例如、仅为输出格式缓冲器断电将不如关闭器件时钟路径(DCLKoutX_Y_PD)有效。

附近是否有可禁用的输出、或者 在 同一个时钟组内有可产生寄生效应的分频器？

此致、

Derek Payne

尊敬的 Derek Payne：

感谢你的建议。 我将 CLKout0_1_PD 和 CLKout2_3_PD 以及 CLKout4_5_PD 的位设置为"1"、以禁用分频输出。

有一些时钟电路、一个生成33.7561MHz 基准的 PLL 和一个可编程 VCXO (135.0244MHz)。 我认为这些不是杂散的结果、因为当我对 LMK0481 VCO_PD=1进行编程时、杂散会消失。

寄存器转储结果；

0000 00
0000 00
0002 00
0003 06
0004
0005 5 b
0006 24.
000c 51.
000D 04
0100 16.
0101 55.
0102 55.
0103 00
0104 22.
0105 00
0106 70
0107 11.
0108 0b
0109 55.
010A 55
010b 00
010C 22.
010D 00
010E 70
010f 75
0110 0b
0111 55.
0112 55.
0113 00
0114 02
0115 00
0116 71.
0117 01.
0118 18.
0119 55.
011A 55.
011b 00
011C 02
011D 00
011E 79
011F 33.
0120 08
0121 55.
0122 55.
0123 00
0124 02
0125 00
0126 79
0127 00
0128 08
0129 55.
012A 55.
012B 00
012C 02
012D 00
012E 79
012F 00
0130 06
0131 55.
0132 55.
0133 00
0134 02
0135 00
0136 79
0137 33.
0138 20.
0139 03
013A 00
013b 58.
013C 00
013D 08
013E 03
013F 00
0140 08.
0141 00
0142 00
0143 11.
0144 7f
0145 7f
0146 10.
0147 1b
0148 02
0149 42.
014A 02
014B 02
014C 00
014D 00
014E 40.
014F 7f
0150 00
0151 02
0152 00
0153 00
0154 78
0155 01.
0156 00
0157 00
0158 16.
0159 04
015A 00
015b D4
015C 20.
015D 00
015E 00
015F 0b
0160 00
0161 02
0162 24.
0163 00
0164 00
0165 0c.
0171 aa
0172 02
0173 00
0174 00
017C 15.
017D 33.
0166 00
0167 00
0168 0b
0169 59.
016A 20.
016B 00
016C 00
016D 00
016E 13.
1FFD 00
1FFE 00
1FFF 00

尊敬的用户6293841：

加载的配置文件看起来不错、只是首先重置器件、然后配置所有寄存器。 有关建议 的编程序列、请遵循数据表中提到的第9.5.1节。

关于 VCO 频率下的杂散、您是否能够捕获时钟输出处的振幅？ 理想情况下、对于分频输出、输出缓冲器在 VCO 频率下的放大率较低、因为它已经是 VCO 本身的/2。 将会出现分频的预期谐波、并且在 VCO 频率下也会有一定的电平。  同时尝试关闭 SYSREF 并查看杂散性能。

谢谢！

此致、

Ajeet Pal

您好 Ajeet Pal、

感谢您的支持。 现在、我有用于捕获差分信号的差分仪器。
仅为了实验我禁用 DAC38RF83的输出和 LMK04821的所有分频输出(FPGA 和 DAC 的时钟和 SYSREF、使用 CLKoutX_Y_PD 位)、VCO 频率下的杂散电平 不会改变。

您好！

您从 DAC 输出中获得的杂散电平是多少？ 我仍然不清楚、如果 LMK04821中存在任何 VCO 杂散、那么无论如何都可以通过 DAC PLL 输入进行滤波、也不确定它是如何耦合到 DAC 输出的。

DAC 可能会在内部生成此类频率并查看杂散。 您可以尝试更改 DAC 中的某个频率、看看它是否发生变化？

谢谢！

此致、

Ajeet Pal

您好 Ajeet Pal、

我的系统如下所示；
带 LMK04821的 DAC38RF83 ->差分射频放大器->平衡-非平衡变压器->单端射频输出。
在单端射频输出端口上观察到杂散。

当 LMK04821的输出被禁用且 DAC 的 PLL 自由运行时、DAC 内部频率可能会发生变化、但寄生电平和频率不会改变。 我认为 LMK04821的 VCO 导致的杂散与 DAC 输出或放大器输出耦合。

您好！

电路板上似乎存在一些耦合、需要查看 PCB 布局、LMK04821和 DAC 的放置方式以及信号布线。

为了快速验证 VCO 耦合、 我建议尝试连接的配置、其 VCO 频率更改为 VCO0、同时保持其他时钟相同。 尝试执行此操作、看看是否有相同的 VCO 杂散？ VCO 频率- 2025.366MHz。

e2e.ti.com/.../LMK04821_5F00_E2e.tcs

除此之外、您能否确认两个 PLL 在您之前的设置中都锁定了？

谢谢！

此致、

Ajeet Pal

感谢你的建议。 我尝试附加的配置。 单端射频输出端口的杂散电平为；
我的配置(VCO1频率2970.536MHz)
 2970.536MHz 46dBuV
 2025.366MHz 5dBuV
 1080.195MHz 26dBuV
附加配置(VCO0频率2025.536MHz)
 2970.536MHz 13dBuV
 2025.536MHz 25dBuV
 1080.195MHz 26dBuV
 其他 frequnecy (0.5~3.3GHz)< 26dBuV、
在这两种配置中、两个 PLL 都处于锁定状态、并且 DAC 输出信号的频率适当。

结果很好、但我需要对差异进行解释。