请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 我在自己设计的电路板上使用 LMK04828、以便从10MHz 基准生成3GHz 时钟。 我使用级联 PLL 进行此操作、但我在将 LMK04828更改为使用零延迟模式时遇到了问题。 当我使用 FB_MUX 将3GHz 从 DClk8馈入 PLL1相位检测器时、PLL1始终报告解锁。 在该板上、我使用了不同的软件变体来使用零延迟模式实现1GHz 时钟。
工作中的1GHz ZDM 解决方案与3GHz ZDM 解决方案之间的差异引发了以下问题：
- 将 FB_MUX 与 DClk8搭配使用时是否存在频率限制？ 如果是、同样的限制是否适用于 DClk6？
- 对于1GHz 时钟、DCLKout8_MUX 设置为0 (仅限分频器)。 对于3GHz 时钟、DCLKout8_MUX 设置为2 (旁路)。 分压器旁路是否也会旁路到 FB_MUX 的路径？
- PLL1_N 高位寄存器是否有勘误表？ 对于1GHz ZDM、PLL1_N 为100 = 0x64、适合所有低位寄存器。 对于3GHz ZDM、PLL1_N 为300 = 0x12c、因此也需要高位寄存器。
