This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2485E:低电荷泵输出压摆率

Guru**** 2387830 points
Other Parts Discussed in Thread: LMX2485E
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1123879/lmx2485e-slow-charge-pump-output-slew-rate

器件型号:LMX2485E

我将在具有无源分立式环路滤波器和分立式 VCO 的设计中使用 LMX2485E PLL 的射频侧。 我已经在 PLLatinum 工具中对此进行了建模、该工具显示了合理的结果、但锁定时间的测量结果不匹配。

对于小电压/频率变化、锁定时间与模型类似、但对于较大的变化、 PLL 电荷泵/环路滤波器输出上的电压似乎存在压摆率限制。 电压是 一个频率和下一个频率之间的线性斜率、斜率与电荷泵电流成正比(CP 电流的两倍=一个快速斜率的两倍)。

我以前从未见过类似的 PLL、也不能指向电路中可能导致这种情况的任何特性。 CSR 似乎根本没有帮助。  

是否有其他人看到过这种行为? 您能不能建议会导致这种影响的任何因素?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Simon、

    我想这是由于周期下滑。 您的 FPD 是否远高于环路带宽?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、它要高得多、但启用 CSR 会产生很小的影响、更改环路带宽(显著的滤波器变化)会产生很小的影响。

    我尝试 将相位检测器速率减半、但没有看到太多变化。 我可以尝试将 其进一步降低 、但该 IC 的 PLL 噪声已经相当高 、 进一步降低噪声不是 一个好选择。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Simon、

    您可以分享您的 PLL SIM 设计吗? 我想看看是否有改进的余地。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不幸的是、可能不会、我认为我不能。 在 ADISimPLL 中复制设计(显然具有不同的 IC、但类似的 IC)确实会显示时域响应中的周期下降、因此我怀疑这是一个周期下降问题。

    如果 PLLatinum 工具可以显示周期打滑行为、那会很有帮助-如果我选择正确的选项、它可以/应该做些什么、或者该工具没有对该行为进行仿真吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Simon、

    PLL SIM 支持离散锁定时间模型中的循环滑动仿真。  

    供参考、我们提供了 PLL SIM 的用户指南、可从帮助菜单栏中获取。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、我找到了离散模型、是的、它确实显示了周期的下滑。 遗憾的是 、仿真结果 与观察到的硬件行为不一致。

    我有一些想法可以尝试在硬件中尝试解决这个问题、现在我知道发生了什么。