• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 198 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP111-SP：3.3VLVCMOS 外壳中 CLKPX 的最大/最小 Vi

admin
Guru**** 2382630 points
Other Parts Discussed in Thread: CDCLVP111-SP
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1128384/cdclvp111-sp-max-min-vi-for-clkpx-in-3-3vlvcmos-case

器件型号：CDCLVP111-SP

您好！

我的客户希望使用 CDCLVP111-SP 来实现3.3V LVCMOS 输入时钟、如数据表中的图8所述。
它们计划偏置 CLKNX 引脚3.3V/2。  但在3.3V LVCMOS 输入情况的数据表中、他们无法找到 CLKPX 引脚的 Vi 最小/最大规格。
它们是否可以将 Vi 指定为绝对最大额定值、即-0.3V (最小值)/Vcc (3.3V)+0.5V (最大值)？

此致、

希拉诺

  • 0
    TI__Guru**** 2382630 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Kazuhiko、  

    没错、对于 LVCMOS 输入、可以使用 Vi 绝对最大额定值。 请注意、LVCMOS 输入的最大输入振幅 VID = 1.3V 也可以忽略不计。  

    此致、  

    Connor