[参考译文] LMK04828：定制板 LMK04828相位噪声级别

您好 Lakshminarayana、

您能否提供寄存器编程？ 您的环路带宽在 PLL2上看起来非常低、我不确定如何配置 PLL1。 通过寄存器编程、我应该能够检查环路滤波器的行为。

此致、

Derek Payne

尊敬的 Derek：

感谢您的即时响应、

请查找配置文件的附件。

clkin0 = 10MHz、外部 VCXO = 100MHz   

e2e.ti.com/.../Clkin0_5F00_10MHz_5F00_VCO2560MHz_5F00_final_5F00_txt.txt

您好@Derek Payne  

低于 TCXO 10MHz (Y9)相位噪声。

进行的实验很少：

1. 将 PLL1 PD1设为0.1MHz、并观察 VCXO、LMK 输出时钟、电荷泵增益设置为150uA 和450uA。
2. 如前所述、CP1滤波器的值从 C622更改为680nF、C623更改为100nF、R402更改为39K。 相位噪声结果仍然相同。
3. 使 PD2对于2500MHz 的 VCO0为100MHz、LMK 输出为250MHz

所有这些都会在 LMK 输出端产生相似的相位噪声。

请告知我们如何降低相位噪声。

Lakshminarayana、

我确实看到寄存 器编程的 FB_MUX_EN=1、它将4MHz 连续 SYSREF 驱动至 NCLK 多路复用器-这可能会在反馈路径中引入一些噪声、但如果这是噪声的主要来源、我会感到惊讶。

值得注意的是、TCXO 上的相位噪声形状和 LMK 上的相位噪声形状非常相似。  10MHz TCXO 相位噪声令人惊讶地高、根据 原理图中的器件型号、大约比我预期的高30dB。  TCXO 数据表中的相位噪声性能表明、在1kHz 偏移时应看到-140dBc/Hz；显然 、您的图远高于此值。

我可以想到几种可能性：

• TCXO 发生故障、不按规格执行。 TCXO 噪声非常高、以至于即使是 PLL1环路滤波器也无法完全抑制它、并且基准噪声正在整个系统中进行调节。 这可以通过验证根据您的规格执行的 TCXO 并将其从非板载输入提供给其他时钟输入来进行测试。
• 您可能有开关电源或类似的破坏性电源、以及正在注入宽带噪声的 TCXO 或 VCXO 的接地。 如果您怀疑发生了类似的情况、可以使用干净的3.3V 电源来验证这一点、 但如果您没有开关噪声、CMOS 电路带内开关或其他可能将宽带噪声耦合到电路板中的源、这可能不是问题。
• 您使用的频谱分析仪可能存在基本测量限制-请查看 分析仪的数据表、确认它可以实际测量您需要在测量频率处看到的相位噪声。

此致、

Derek Payne

尊敬的 Derek Payne  

感谢您的参与。

 

[引用 userid="513399" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126867/lmk04828-custom-board-lmk04828-phase-noise-level/4158449#415449"]

1. 使 PD2对于2500MHz 的 VCO0为100MHz、LMK 输出为250MHz

[/报价]

这是在 PLL2模式下使用板载 VCXO 完成的、相位噪声也是类似的。

我们 已经尝试使用 PLL2模式并禁用 PLL1以及100MHz 的外部 VCXO (部件：CVSS-945-100.000)。

相位噪声 如下所示、 但仍然不好。

VCXO 相位噪声(CVSS-945-100.000)

LMK 输出相位噪声

[引用 userid="284549" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1126867/lmk04828-custom-board-lmk04828-phying-noise-level/4182784#4182784"]您可能具有开关电源或类似的电源或中断报价单/电源[

如何消除电源上的低频噪声(~48kHz)？

尊敬的 Derek Payne  

正在等待您的反馈...

谢谢。