This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:输入时钟开关/多路复用器与放大器;差分到单端输出

Guru**** 2382480 points
Other Parts Discussed in Thread: LMK04828, LMK00304, LMK1D1204, TIDA-01023
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1130122/lmk04828-input-clock-switch-mux-differential-to-single-ended-output

器件型号:LMK04828
主题中讨论的其他器件: LMK00304LMK1D1204TIDA-01023

大家好、

我们在项目之一中使用 LMK04828。

Q1:我们有两个从-100MHz 到 CLKIN 的输入时钟 (一个是可选的)、

1、来自外部

板载 VCXO、  

我们计划使用开关在两个时钟之间进行选择、作为 LMK 的输入。 您能否向我们推荐可用于在时钟或这些射频开关器件之间进行选择的开关器件、例如    使用迷你电路/ Skyworks?

Q2:我们有主从 LMK 配置。

主 LMK 输出时钟将提供给从 LMK 时钟输入。

我们将在单端使用受控 LMK 时钟输入、由于我们使用 LMK04828差动输出(LVPECL)、因此我们希望将其转换为单端、以便可以将其提供给受控 LMK。

请建议我们如何将 LMK 的差分输出转换为从器件的单端 CLKIN 信号。

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    Q1、LMK04828有两个可使用的输入(CLKin0和 CLKin1)。 您可以使用自动或手动选择器件内的输入源。 无需额外的外部多路复用器。

    问题2. 为什么要将次级 LMK 配置为 LVCMOS 输入? 为什么不使用差分输入?

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 

    [引用 userid="52808" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1130122/lmk04828-input-clock-switch-mux-differential to single-end-output/4192827#4192827"]Q1、LMK04828具有两个可使用的输入(CLKin0和 CLKin1)。 您可以使用自动或手动选择器件内的输入源。 无需额外的外部多路复用器。[/quot]

    LMK 将仅用于分配模式。 CLKIN1将接收输入。 因此、为了在两个输入之间切换、我们必须使用开关。

    请建议。

    [引用 userid="52808" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1130122/lmk04828-input-clock-switch-mux-differit-to single-ender-output/4192827#4192827"]Q2。 为什么要将次级 LMK 配置为 LVCMOS 输入? 为什么不使用差分输入?[/quot]

    由于初级输出与次级 LMK 输入之间的连接将通过匹配的电缆进行、因此使用差分输入将增加电缆数量。

    因此、我们要将单端输入连接到次级 LMK 输入。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    好的、在分配模式下、您需要一个外部开关。 您的输入时钟是单端还是差动?

    例如、您可以使用 LVPECL 输出格式并相应地终止 P/N 引脚、但只将一个引脚路由到次级 LMK。 次级 LMK 输入可按如下方式进行配置:

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 

    [报价 userid="52808" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1130122/lmk04828-input-clock-switch-mux-differential to single-ender-output/4193664#4193664"]您的输入时钟是单端还是差动?

    是的、LMK 处于分配模式、我们需要一个外部时钟开关。

    像这个 迷你电路 / Skyworks 这样的射频开关器件 可以使用吗?

    输入时钟应为单端。  

    [引用 userid="52808" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1130122/lmk04828-input-clock-switch-mux-differential to single-ender-output/4193664#4193664"] LVPECL 输出格式并相应地终止 P/N 引脚

    好的、

    请在这里用一个示例详细解释一下吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    一次侧和二次侧之间的端接应如下所示:

    次级输入配置为双极。

    我们在 OUT 产品系列中提供了出色的双输入缓冲器:LMK1D1204、LMK00304。 您可以将它们视为多路复用器。

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 

    我们将从初级 LMK 为次级 LMK 提供 LVPECL 单端输入。

    您能否共享差分到单端 LVPECL 的终端方案?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    我再次附上:

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的

    感谢您的回复。

    上图 显示了120欧姆的端接电阻。 但数据表建议在 LVPECL 后面连接240欧姆的交流电容。  

    驱动器附近是否也不需要交流电容?

    对于时钟开关多路复用器、 是否有2:1 CLK 开关建议? 无法  使用这些射频开关?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您也可以使用240欧姆。 数据表允许将120至240欧姆电阻用作 LVPECL 的发射极电阻器。

    在这种情况下不需要电容器。

    对于多路复用器、您可以随意选择。 我推荐 LMK1D1204。

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Julian:

      在继续 Lakshminarayana N 的讨论过程中,请澄清以下几点

    我们希望根据 TIDA-01023执行多通道时钟同步

    1. 您能否告诉我们、为什么使用从卡上的平衡-非平衡变压器将主卡中的作为 REF 信号的单端 DCLK 再次转换为差分信号?
      1. 我们是否能够按照您的上述建议将单端信号传输到从卡?  
    2. 此外、我们能否仅将单端 SDCLK 用作同步信号并将其提供给从卡?
      1. 因为我们对否进行了限制 主卡中的射频 SMA 连接器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shekhar、

    [引用 userid="175031" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1130122/lmk04828-input-clock-switch-mux-differential 至 single-end-output/4200278#4200278]]您能否告诉我们为什么使用主卡上的 Balun 将单端 DCLK 作为 REF 信号再次转换为差分信号?
    1. 我们是否能够按照您的上述建议将单端信号传输到从卡?  
    [/报价]

    上面的方框图来自参考设计(TIDA-01021TIDA-01023)、该参考设计在 CLKin1输入端具有板载平衡-非平衡变压器。  但是、正如 Julian 提到的、您可以将其用作具有适当终端的 CLKin1的单端输入(单端输入可以是 CLKin1或 CLKin1*的任何内容)。

    [引用 userid="175031" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum 1130122/lmk04828-input-clock-switch-mux-differential 至 single-ender-output/4200278#4200278]\n 我们还能将单端 SDCLK 作为同步信号并提供给从属卡吗?
    1. 因为我们对否进行了限制 主卡中的射频 SMA 连接器
    [/报价]

    CLKin0作为 SYNC 输入需要直流耦合差分输入。 如果差分输入受到限制、我建议尝试使用初级 LMK 的 CMOS 输出、并在 直流耦合模式下将次级 LMK 中的 CLKIN0_tpye 保持为 MOS。

    谢谢!

    此致、

    Ajeet Pal