[参考译文] LMX2492EVM：200MHz PFD 失锁

admin

Other Parts Discussed in Thread: LMX2492EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1059725/lmx2492evm-losing-lock-with-200-mhz-pfd

器件型号：LMX2492EVM

您好！

我使用 LMX2492EVM 生成 X 带信号。为了最大限度地降低相位噪声和更重要的杂散、我希望获得最大 PFD (200MHz)和最小环路带宽。我仿真并测量了几个滤波器、从~90kHz 到~380kHz LBW (类似下面所附的后一种情况)：

总体性能比较好、在与仿真一致的情况下、但在 PFD 200MHz 下从较低到较高的频率之间跳转>40MHz 存在问题、例如(9800 MHz -> 9850 MHz)、在这种情况下、PLL 失去锁定、卡在~9600 MHz、并且仅在 PFD 更改为100MHz (禁用倍频器)后才会响应。在 PFD 200MHz 下从较高频率跳到较低频率没有问题、在100MHz PFD 上也没有问题(即使固定滤波器元件会导致较低的环路带宽)。

更改不同的 CSR 选项没有帮助。

那么、我的问题是：在高 PFD 时会导致此类行为(即完全失去锁定)的原因是什么？

在高 PFD 下是否有任何方法可实现低环路带宽？

此致、
科纳拉德

2 年多前

0 admin 2 年多前

TI__Guru**** 1090800 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Konrad、

在这种情况下、原因并不明显、但下面是两个实验、它们可能会引导我们找到根本原因。

1、理论1：循环打滑

CSR 不起作用、因此我认为问题不在于周期下滑。但您可能还需要尝试更改电荷泵电流、以更改环路徽标宽度、而不更改相位检测器频率、而不是 N 分频器或相位检测器频率。如果您已将其复用、请尝试减小此电流并查看它是否会影响问题。我希望不是这样，但如果是这样，就重新考虑周期的下滑。

2、理论2： N 分频器

如果存在与 N 分频器相关的问题、请尝试减小调制器阶数或 PFD_DLY 设置、以查看其是否产生影响。

3、理论3：误编程

只需确保没有编程问题导致这种情况。

4、理论4：输入基准

输入倍频器的工作方式是在 OSCIN 的上升沿和下降沿计时。如果 OSCin 出现问题、例如它没有50%的占空比、则会导致非常高的抖动、可能会导致锁定问题。要测试此理论、请尝试使用信号发生器进行驱动。

此外、如果问题与 N 分频器或倍频器有关、尝试通过不带倍频器的信号发生器直接传输200MHz 的频率来帮助实现分立。

此致、
Dean

0 admin 2 年多前

TI__Guru**** 1090800 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dean：

从您提到的要点中向下缩小、我将注意力集中在循环下滑上、事实上、这是问题所在。
在我之前的测量中、FL_TOC 值设置得太低。

最后、对于(FL_TOC = 200且 FL_CSR = 2x)、我能够在几乎整个 VCO 范围(9.4~10 GHz)内跳转、而不会出现锁定问题。

感谢您的帮助、
科纳拉德

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2492EVM：200MHz PFD 失锁