• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 67 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00304：是否存在内部直流偏置？ 并澄清终端。

admin
Guru**** 1555210 points
Other Parts Discussed in Thread: LMK00304, LMK00306
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1058887/lmk00304-is-there-internal-dc-biasing-and-clarifying-terminations

器件型号：LMK00304
主题中讨论的其他器件： LMK00306

我想使用 LMK00304和 LMK00306缓冲器，但数据表没有具体说明该器件是否具有内部直流偏置。  
我希望您能提供有关连接此部件的明确指导。

  1. 该直流电压是否在内部偏置？
    1. 如果没有、是否有建议的偏置？
  2. 如果是交流耦合、则 LVDS 输入：
    1. 差分网之间是否需要100欧姆电阻？
    2. 该100欧姆电阻是否应该位于交流耦合器的 IC 输入侧？

此外，数据表中的端接图33和34与我预期的不符。  我下载了该器件的评估板原理图，但它看起来是经过重新设计的，与数据表不匹配… 实际上与我的预期相符。

  • 0
    TI__Guru**** 1555210 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eric：

    很清楚、我们将讨论 LMK00304的输入？ 您的帖子中包含图33/34、但这些图像将 LMK00304描述为 LVDS 输出源、可驱动一些通用接收器。

    通常、如果我们的器件建议将交流耦合作为输入选项、则它具有内部直流偏置。 该偏置可能通过相对较高的直流电阻(例如10kΩ Ω 或更大)实现。 在 LMK00304情况下、我的预期是偏置点在标称电源电压(3.3V 电源为1.65V、2.5V 电源为1.25V)上设置为大约中等范围、但它很容易被任何具有自己共模偏置的输出电路打败。 数据表建议 CLKinX 直流耦合 VCM 应介于0.25V 和 VCC - 1.2V 之间。

    对于交流耦合 LVDS 输入、100Ω 就在交流耦合电容器之前、所有这些电容器都靠近 LMK00304上的 CLKinX 放置、这就是所需的全部。 100Ω、μ F 应该位于电容器的驱动器侧、而不是接收器侧-如果放置在接收器侧、它将使引脚的直流电压在稳态下非常接近、并淹没 CLKinX 接收器电路中的任何内置迟滞。 对于连续时钟、这一点并不重要、因为接收器引脚上的直流电平将始终不同。 对于脉冲时钟(例如 LVDS SYSREF 中继器)或必须暂时停止的时钟、接收器侧100Ω 不是一个好主意。 在技术上、绘制的 EVM 对于连续时钟来说是不错的、但不是我通常推荐的。

    此致、

    Derek Payne