This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2592:时钟放大器;计时论坛

Guru**** 2390755 points
Other Parts Discussed in Thread: LMX2592

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1065069/lmx2592-clock-timing-forum

器件型号:LMX2592

你(们)好。 借助 Pllaatinum sim 工具、我可以预测相对于环路带宽的输出相位噪声。 但我想知道基准相位噪声对输出射频信号相位噪声的影响。

我想了解基准相位噪声对输出的影响。

根据理论计算、我考虑输出相位噪声=相位噪声(Ref)+ 20log (Fout/Fref)、但我希望通过仿真。 然而、我已经在 llatinum sim 工具中输入了不同偏移处的基准频率相位噪声值、但是输出相位噪声 PLL 没有变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Singam、

    您可以 在 PLLatinum sim 工具中包含基准(源)相位噪声响应、它将显示源对 LMX2592输出的影响。

    谢谢!

    此致、

    Ajeet Pal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我同意、但这对输出相位噪声没有任何影响。  我故意输入了最差的相位噪声、但输出相位噪声没有变化。 对于-130dBc/Hz、它具有相同的输出、而对于-70dBc/Hz、它也具有相同的输出。 您能否向我展示一下该变体。  

    感谢您耐心等待。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Singam、

    您可以尝试更改所有字段、也可以在参考输入信号的多个点使用 PN 加载数据。

    在这里、我要附上 Pllaatinum sim 文件 FYR 示例、您可以在其中尝试更改 REF @10kHz 的 PN、并查看响应。

    e2e.ti.com/.../LMX2592_5F00_sim.sim

    以下是偏移为10kHz 时 REF 的2个 PN 点的波形图、并查看变化。

    希望能澄清您的疑问。

    谢谢!

    此致、

    Ajeet Pal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。 但是、即使我 将基准频率相位噪声从-140dBc/Hz 大幅增加到-80dBc/Hz、我也看不到输出频率相位噪声有任何显著变化

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    更改 PN 后、您需要按"Update OSC Matrics (更新 OSC 结构)"以查看效果。

    此致、

    Ajeet Pal