[参考译文] LMK04828：LMK04828每次上电时同步都不稳定

admin

Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1063015/lmk04828-lmk04828-sync-not-stable-at-every-power-on

器件型号：LMK04828

您好！

对于 LMK04828、我们使用具有 SYNC_POL 切换功能的双环路模式来实现 SDCLK 和 DCLK 相位确定性

编程过程

第一步：按数字顺序写入所有寄存器；

第二步：将 SYSREF_MUX 设置为正常、并将 SYNC_MUX 设置为引脚、打开所有块并启用所有时钟输出的同步、然后切换 SYNC_POL 开-关-开、禁用所有时钟输出的同步、将 SYSREF_MUX 设置为连续：

但是、在每次电源回收时、我们都会获得不同的相位关系 b/w 输出

请提供一些建议

4 年多前

0 admin 4 年多前

TI__Guru**** 2812305 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Shekhar、

在切换 SYNC_POL 之前、需要通过设置 SYSREF_CLR 0->1来清除 SYSREF 本地延迟。否则、您似乎已经正确执行了其余的同步过程。此外、请确保在执行同步过程时 DCLKoutX_DDLY_PD=0、否则不会对器件时钟应用本地延迟。最后，如果您在器件时钟上有奇数分频(1、3、5、...)，请确保 DCLKoutX_MUX 被设置为使用占空比校正(DCC)功能。

您还应该将0x168的编程推迟到对寄存器进行编程后到0x173、以确保在 PLL2、PLL2预分频器和 VCO LDO 加电后进行校准。否则、您可能无法在整个工作温度范围内看到锁定。这与同步问题无关、但值得指出、因为您描述了以"数字顺序"写入所有寄存器。

此致、

Derek Payne

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04828：LMK04828每次上电时同步都不稳定