• 状态 Resolved
  • 已锁定 已锁定
  • 回复 17 回复
  • 订户 0 订户
  • 视图 986 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2571：带内杂散100KHz 和关闭150K

admin
Guru**** 2516690 points
Other Parts Discussed in Thread: LMX2571EVM, LMX2582, LMX2571

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1055724/lmx2571-in-band-spurious-100khz-and-150k-off

器件型号：LMX2571
Thread 中讨论的其他器件： LMX2582、

您好、e2e.ti.com/.../414.25MHz_5F00_RX_5F00_Local_5F00_150kHzoff_5F00_spurious_5F00_20211119.zip

我们的客户正在验证用于470MHz TX/RX 的 LMX2571EVM 的性能。

他们发现100KHz 和150kHz 的杂散问题。

在这种组合条件下、具有 PLL 输出414.25MHz 的 TCXO 16.8MHz 是一种非常艰难的条件。 我们观察到100kHz -39dBc 和150kHz -53dBc。

在100KHz 杂散的情况下、如果乘法器的使用设置为 x1且后置 R 为1/、则寄生电平将提高到低于本底噪声。

杂散约为150kHz、当分数设置为一阶时、它的电平较大、为-53dBc。 但将其更改为四阶、杂散作为附加文件消失。

 

现象的根源是什么？ 我们如何优化寄存器设置？

 

此致、

Mochizuki

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 、Mochizuki-San、

    根据您的配置、杂散频率应为900kHz 的倍数。 我认为只有当 DEN = 16800和三阶调制器时、才会出现100kHz 和150kHz (50kHz 的倍数)杂散。 如果您更改 Mult=1和 Post-R=1、杂散将以150kHz 的倍数出现、这就是100kHz 杂散消失的原因。  如果使用四阶调制 器、则杂散将以75kHz 的倍数出现。  

    我们可以计算杂散频率、有关详细信息、请参阅 LMX2582数据表第8.1.1节。

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    非常感谢您的支持。

    我们已经阅读了 LMX27582数据表和相关文档 SNAA289、该文档使用可编程输入乘法器来最大限度地减少整数边界杂散。

    作为快速的重新解决方案、我们的客户是否应该 在 TICSPro 中按下"杂散-消失"按钮以获得优化的 PLL 参数设置？

     

    此致、

    Mochizuki

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 、Mochizuki-San、

    我刚刚尝试过、杂散掉了、建议 MUL=4、后置 R=3

    如果 DEN = 16777215、您能否检查杂散性能？

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    感谢您在假日周期间确认 TICSpro 的“杂散”输出结果。

    由于我们已在之前的 zip 文件中发送了捕获的 FFT，该文件的设置实际上是 Mult=4，Post-R=3和 DEN=16777215 (四阶)，它与“Spur-b-none”建议相同。 导致仅存在150kHz 杂散-74dB。 而100KHz 杂散在四阶调制器设置中消失。 是否有足够的答案满足您的请求？

    下面是 我们还有的问题。

    1. 正如您所说的“根据您的配置，杂散频率应是900kHz 的倍数。” 然而、我们的 FFT 结果不包括900kHz 杂散、只有150kHz 杂散存在。 这种差异的原因是什么？
    2. “如果使用四阶调制器，则杂散将以75kHz 的倍数出现”我们在 FFT 捕获中没有看到75KHz 的四阶调制器杂散，您是否明白原因？
    3. “如果您更改 Mult=1和 Post-R=1，杂散将以150kHz 的倍数出现”，您是否可以建议使用具有三阶调制器配置的 Mult=1和 Post-R=1，即使它不遵循“Spur-b-none”建议？ 因为这种设置使我们能够更好地平衡杂散。

    此致、

    Mochizuki

     

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Mochizuki-San、

    让我们执行一些测试来验证：

    输出频率= 414.25MHz
    配置 多 R-R 后 DEN 订购 寄生频率 实际杂散频率
    1 4. 3. 16777215 三阶 900kHz 的倍数 ？    例如900kHz、1.8MHz
    1 4. 3. 16777215 4阶 900kHz 的倍数 ？
    1 4. 3. 16800 三阶 50kHz 的倍数 ？
    1 4. 3. 16800 4阶 25kHz 的倍数 ？
    2. 1 1 16777215 三阶 900kHz 的倍数 ？
    2. 1 1 16777215 4阶 900kHz 的倍数 ？
    2. 1 1 16800 三阶 150kHz 的倍数 ？
    2. 1 1 16800 4阶 75kHz 的倍数 ？

    随附的是 Config1和 Config2的.TCS 文件、请要求客户更改 DEN 和 Order 并填写最后一列。

    e2e.ti.com/.../2571Config1.tcse2e.ti.com/.../2571Config2.tcs

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

     

    感谢您的建议。

    我们的客户将在星期一运行这些测试。 我们希望看到 EVM 和仿真之间的良好匹配。

     

    此致、

    Mochizuki

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

     

    随附测量结果。

    杂散频率本身在所有配置中都没有变化、但峰值水平相差10dB。

     

    此致、

    Mochizuki

    e2e.ti.com/.../414R25MHz-spuri.xlsx

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Mochi-San、

    看起来、150kHz 杂散是从输入路径创建的。  

    您可以尝试以下配置吗？ 这将使 FPD 与配置2相同、但 Mult 和 Post-R 处于活动状态。 如果结果与配置2相同、则很可能会通过后置 R 分频器生成150kHz 杂散。

    输出频率= 414.25MHz
    配置 多 R-R 后 DEN 订购
    1 4. 4. 16777215 三阶
  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    感谢您的建议、我们将执行此配置。

    这次、我们使用 SE 输出 TCXO 和 LMX2751设置为具有伪差分连接的差分输入模式。

    那么、您是否认为 EVM 和 TCXO 模块之间的 GND 噪声是另一个疑似150kHz 杂散的根本原因？

     

    此致、

    Mochizuki

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Mochizuki-San、

    可能。 杂散对 OSCin 信号非常敏感、当 TCXO 是板载的或来自外部模块时、您可能会获得不同的杂散性能。  

    您可以将 OSCin 设置为 SE 缓冲器、最小输入 oscin 信号可以是0.5V、因此使用 TCXO 时没有问题。

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../414R25MHz-spuri2.pdfHiNoel、

    请查看随附的数据、该数据是您建议的配置。

    150kHz 的杂散电平优于前一个。

    此外、我们的客户还尝试了 SE 模式设置、它使我们的铲尖降低了几 dB。 但是、如果启用50欧姆输入负载、则会使杂散增加+6dB。

    是否有任何权变措施来减少后置 R 分压器输出端的杂散。

     

    此致、

    Mochizuki

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Mochizuki-San、

    我再次查看了寄存器映射、没有与后置 R 分频器相关的配置位、即使是使用隐藏的寄存器也是如此。 恐怕这方面没有解决办法。

    TCXO 不能驱动50Ω Ω 负载、不能使用 TCXO 启用内部终端。

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    我们非常感谢您迄今为止提供的支持、我们的客户已在所有 LO 频率通道上进行了伪波测量。

    请查找所附数据。

    目标电平为76dBc、当查看总体性能"1/1/1和4阶"设置时、结果比"1/4/3和3阶"更好、但我们仍然无法在403.21250/403.2200/403.23750、、MHz 找到合适的配置、即使我们应用了"Spur-b-me"。

    您是否会向我们建议在这些频率下进行更好的配置？ 尤其是附近的载波杂散非常困难。

     

    此致、

    Mochizuki

    e2e.ti.com/.../20211208.pdf

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Mochizuki-San、

    避免 IBS、使用杂散来建议不同的 FPD。 但是、IBS 是一种串扰杂散、我们无法完全消除它。 最糟糕的是、信道间隔为6.25kHz 时、IBS 杂散频率可能处于6.25kHz 偏移。 在合成器模式下使用 LMX2571时、环路带宽通常较宽。 因此、大多数 IBS 杂散将带内、因此环路滤波器不会衰减。 我们以前运行过一些杂散测试、其中19.2MHz 参考时钟和12.5kHz 通道间隔、400MHz 和520MHz 之间的输出频率、杂散故障率(测试限制为-75dBc)约为20%。 这意味着、在9600频率的信道中、20%的信道将在杂散高于-75dBc 时发生故障。  无法通过寄存器或配置来解决此问题。 降低故障率的唯一有效方法是在这些杂散通道上使用不同的参考时钟。 例如、在420.00625MHz 时、fosc = FPD = 16.8MHz 时、您有一组低频杂散。 如果您将参考时钟更改为27MHz、则所有杂散都将消失。 要在系统中实现此解决方案、请使用两个参考时钟和开关、以便一次使用其中一个时钟。 如果这种方法是不可接受的、那么我们必须使用具有小环路带宽的外部 VCO、以便环路滤波器可以衰减杂散。

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    我们的客户已使用分立式 VCO、并在现有产品中实现了-76dBc IBS。

    这一次他们试图移动 VCO 集成 PLL 设备，但两个参考时钟配置将是最后的选择。 您是否有其他推荐的解决方案、如 DDS？

    此致、

    Mochizuki

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Mochi-San、

    遗憾的是、所有集成式 VCO 合成器、即使来自我们的竞争对手、也具有类似的杂散行为。 要在此应用中使用合成器、必须进行权衡。 例如、限制使用某些杂散通道；去除相位噪声以返回更好的杂散。 我们的客户一直在这样做。 从分立式 VCO+PLL 到合成器解决方案的迁移并不是直接的。 我支持了许多客户进行迁移、 我了解客户对此有何感受、迁移一点也不容易。

    在 TI、我们没有 DDS 器件。  

  • 0
    TI__Guru**** 2516690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

     

    我们非常感谢您的全力支持。

    我们的客户非常了解现有的 PLL 器件功能、并获得了有关 IBS 优化权变措施的有用信息。

     

    此致、

    Mochizuki