This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:使用10MHz 的设备将 LMK04832与工作台设备同步

Guru**** 2540720 points
Other Parts Discussed in Thread: LMK04832, LMK05318

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1053040/lmk04832-synchronization-lmk04832-with-bench-equipment-using-the-10mhz-of-the-equipment

器件型号:LMK04832
主题中讨论的其他器件: LMK05318

你好

我们希望将我们的工作台设备时钟发生器与您的 LMK04832同步。 该设备具有一个10MHz 时钟(脏)、用于使其与多个其他设备同步。 LMK04832是否有任何用于与外部时钟(非零噪声)同步(相位)的输入?

谢谢、Christian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Christian、

    您可以为 LMK04832的 CLKIN 提供10MHz 输入。  请注意压摆率输入限制。  频率为10MHz 的正弦波通常太慢、除非振幅过大、对于输入缓冲器而言可能太高、或者可能被削波以满足最大输入振幅。

    然后、与 LMK04832搭配使用的 VCXO 将决定您将获得的输出频率类型以及优化的性能。  例如、如果您希望生成另一个干净的10MHz 输出、则应使用类似于100MHz VCXO 的器件。  这样可实现与 VCO 的良好频率关系、从而 PLL 能够以低噪声方式(高相位检测器频率)运行。

    例如、EVM 具有122.88MHz VCXO。  因此、在您的案例中、10MHz 锁定到122.88MHz VCXO - APLL1锁定122.88MHz 至10MHz、并具有整数 PLL、这将具有低相位检测器频率-但这是正常情况、环路带宽较窄、这就是抖动消除发生的地方。  然后 APLL2将以高 PDF 运行。 可能为122.88MHz * 2或122.88MHz、具体取决于 VCO 频率。  然后您可以进行分频以获得输出频率。  例如491.52MHz。  但您不会得到10MHz。

    借助122.88MHz VCXO、您仍然可以将 VCO 锁定为3000MHz 等频率、但相位检测器频率较低、性能不会那么出色。

    --

    您也可以使用诸如 LMK05318的 DPLL 产品来消除抖动。  这采用了我们的 BAW 技术、VCBO 为2.5GHz。  这也可能是抖动消除的绝佳选择。  由于 VCO 频率为2500MHz、分频至10MHz 或其他2500/ n 频率将具有出色的性能。

    73、
    Timothy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Timothy、

      我不清楚的是、我需要使用 LMK04832来生成983.04MHz、为了使该时钟与 ADC 保持一致、我们需要将 其与用于测试 ADC 的信号发生器同步。 为了使用此功能、我们需要使用10MHz 的信号发生 器、并确保 LMK04832将生成与信号同相的时钟。

    在这种情况下、您认为这会起作用吗?

    我们有一个适用于 LMK04832的评估板 、如果我们了解硬件设置、我们将尝试这样做。

    感谢你的帮助。

    此致、

    Christian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此、当您使用具有10MHz 输入和983.04MHz 输出的 LMK04832并将其锁定在一起时、 然后、频率将被锁定、因此"相位"不会在10MHz 和983.04MHz 之间移动、除非10MHz 和983.04MHz 之间没有很好的相关性。

    10MHz 和983.04 MHz 的 GCD 为80kHz。  因此、您可以让10MHz 和983.04 MHz 边沿每12.5ms (80kHz)对齐一次。  我无法想象这对您的系统很重要?

    除非您有多个 LMK04832并希望对齐983.04 MHz 信号?  通常、当对齐多个 LMK04832器件时、您可以使用零延迟模式并将输出时钟反馈到输入端。  然而、在这种情况下、PLL1 R = 125且 PLL1 N = 12288、这是最精简的状态。  这实际上意味着您在两个不同 LMK04832之间创建了一个/125个可能的相位关系、除非您在 R 分频器中进行同步。  幸运的是、您可以将 R 分频器与 LMK04832同步。

    希望这能让您了解您需要或不需要的情况。

    您还可以找到要 使用的多时钟同步应用手册。  请注意第4.1节中有关 ZDM 确定性的两条规则。

    73、
    Timothy