This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828BEVM:设置的频率与实际频率不匹配

Guru**** 657980 points
Other Parts Discussed in Thread: LMK04828
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1130450/lmk04828bevm-set-frequency-and-actual-frequency-do-not-match

器件型号:LMK04828BEVM
主题中讨论的其他器件:LMK04828
我们使用 LMK04828 EVM 在 SDCLK1、SDCLK1*、SDCLK2、SDCLK2*、SDCLK3和 SDCLK3*上生成 LVDS 时钟输出。  
转储的代码随附。
此外、还附加了导出的寄存器集。 另随附 一份文档、其中包含 TICSPRO 的硬件更改和屏幕截图。
该电路板应生成在"Clock Outputs"页面上的 SDCLK 中输入的频率值。 但我们无法获得确切的频率。 如果我们设置1MHz、则得到的实际频率为1.1MHz。 同样、对于其他频率、我们无法获得精确的设定值。
如果 需要进行任何更改以将确切的频率输出作为设定值、您能否为我们提供指导?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果频率关闭、PLL 可能不会被锁定。 因此、我将提出几个问题、以便更好地了解情况。

    引脚48的电压电平是多少(STATUS_LD2)?

    我看到 PLL1被禁用、OSCin 频率应为100MHz。 我假设您希望使用外部时钟。 您是否移除了 VCXO 断电的 C4和 R19?

    我看到 PLL2相位检测器频率为25MHz。 默认 EVM PLL2环路滤波器针对122.88MHz PFD 进行了优化。 您是否更新了环路滤波器组件?

    您是否在 OSCin 引脚上测量了输入信号(电压电平)?

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您对此有更新吗? 问题是否仍然存在?

    如果它被解决、我将关闭这个线程。

    此致、

    Julian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    因为我们没有听到您的反馈。 我们将关闭此主题。

    如果您有其他问题、请再次发帖。

    此致、

    Julian