This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04616:时钟分配模式下的抖动

Guru**** 2386600 points
Other Parts Discussed in Thread: LMK04616
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1046830/lmk04616-jitter-in-clock-distribution-mode

器件型号:LMK04616

您好!

我正在寻找在时钟分配模式下使用的器件的抖动和相位噪声特性、例如旁路 PLL1和 PLL2。 我只找到了双 PLL 模式的这些特性、数据表中的§7.12。 我错过了什么吗? 提前感谢。

此致、

Ralph

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ralph、

    LMK04616数据表未显示 PLL 旁路 PN 性能。 以下是使用 Crystek CVHD-950 VCXO 在122.88MHz 时 PLL 旁路的 LMK0461x 性能。

    但斯克!

    此致、
    Ajeet Pal