• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 330 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832EVM：更改 clkin1频率的问题

admin
Guru**** 2382370 points
Other Parts Discussed in Thread: LMK04832EVM, LMK04832
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1020611/lmk04832evm-issue-of-chaging-clkin1-frequency

器件型号：LMK04832EVM
主题中讨论的其他器件： LMK04832

您好！

我们使用  的 LMK04832EVM 具有100MHz clkin1输入、
替换原始默认配置 clkin1 122.88 MHz。
一旦我们将频率从122.88MHz 更改为100MHz、状态 LD1将关闭。
尽管我们已经尝试在 TICS Pro (CLKinX 控制页面、PLL1和2 页面以及时钟输出页面)中将 CLKin1频率从122.88MHz 设置为100MHz、
它仍然无法获得饱和输出频率和 PLL 锁定。

是否可以获得两个不同的输出频率(100MHz 和122.88MHz)、这两个输出频率都与100MHz 输入同步？
需要在 TICS Pro 中设置哪些寄存器才能获得 上述请求？

谢谢！
此致、
Alan

  • 0
    TI__Guru**** 2382370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alan：

    LMK04832具有整数 N 和 R 分频器、EVM 具有 OSCin 输入端的板载122.88MHz VCXO。

    当您将 CLKin1输入频率更改为100MHz 时、它不会找到整数 N 值并解锁 PLL。 我认为、您在双 PLL 模式下使用、但没有获得锁定检测。

    LMK04832可使用任何输入引脚上的基准在单 PLL 模式(PLL2)下运行。 在 PLL1 CLKinX 配置下选择 PLL2 RCLK 多路复用器、CLKIN 输入达到 PLL2、并可在单 PLL 模式下运行。

    100MHz 和122.88MHz 都无法使用单个器件生成。

    此致、
    Ajeet Pal

  • 0
    TI__Guru**** 2382370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ajeet、

    感谢您的回复、
    因此、如果我们使用单 PLL 模式(PLL2)、
    而输入 CLKin1设置为100MHz、而122.88MHz VCXO 保持不变。
    是否可以在输出端生成100MHz？  

    顺便说一下、
    我尝试在 PLL1 CLKinX 配置下选择 PLL2 RCLK 多路复用器、但 STATUS_LD2仍然关闭。  
    TICS Pro 上显示的输出频率与我在示波器上测量的频率不同。
    是否需要设置其他任何寄存器？

    谢谢！
    此致、
    Alan  


  • 0
    TI__Guru**** 2382370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alan：

    [引用 userid="481529" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1020611/lmk04832evm-issue-of-chaging-clkin1-frequency/3773068 #3773068"]因此、如果我们使用单 PLL 模式(PLL2)、
    而输入 CLKin1设置为100MHz、而122.88MHz VCXO 保持不变。
    是否可以在输出时生成100MHz？[/quot]

    是的、PLL2可以根据设置 CLKIN_SEL_MANUAL 和 PLL2_RCLK_MUX 来获取任何输入以进行输入选择。

    对于具有100MHz 输入的 PLL2锁、需要设置 VCO 频率并锁定 PLL。

    随附了100MHz 输入和输出频率的更新.TCS 文件。 请尝试此操作。

    e2e.ti.com/.../LMK04832EVM_5F00_100M_5F00_CLKin1_5F00_PLL2.tcs

    此致、

    Ajeet Pal