[参考译文] CDCVF2310：3.3V 时的 OSC 以2.5V 驱动 CDCVF2310

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1019891/cdcvf2310-osc-at-3-3v-driving-cdcvf2310-at-2-5v

器件型号：CDCVF2310

你(们)好
我有一个3.3V OSC、我想从这个 OSC (在其"CLK"引脚上)馈送 CDCVF2310PW。
但是、需要时钟的目标 FPGA 在2.5V 电压下工作、因此我想从 Vdd=2.5V 为 CDCVF2310PW 驱动器馈电。
我的问题是 CDCVF"CLK"引脚上允许的最大电压电平是多少？
我在数据表中看到 VIH_MIN 为1.7V，没有 MAX，但 VI (输入电压)受 Vdd (2.5V)的限制，因此将3.3V 时钟馈入2.5V CDCVF 似乎不是正确的设计，对吧？
是否有建议在不更改组件的情况下绕过此问题(OSC Vdd 需要3.3V 电压、FPGA 需要2.5V 输入时钟)？
谢谢
Amnon

2 年多前

0 admin 2 年多前

TI__Guru**** 667810 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Amnon：

绝对最大 Vi 为 VDD + 0.5、在您的情况下为3.0V。使用3.3V OSC 会违反此要求并可能损坏器件。

虽然您可以通过考虑注释2 (参见下图)继续使用3.3V OSC、但您也可以使用分压器将 OSCin 减小到适当的 VI 范围。

此致、

Jennifer

0 admin 2 年多前

TI__Guru**** 667810 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

感谢回答迅速而详尽。

我想验证您的回答：

如果我在 OSC 和 CDCVF 之间使用一个33欧姆的串行端接电阻器，这是否意味着我符合注释2？

如果没有，如何满足实际注释2 (保持钳位电流足够低)？

2.我还考虑了分压器(我发现1.5K 和511欧姆的电阻器可以起作用)、但 RC 会产生什么影响、它不会"破坏" CDCVF "CLK"引脚上时钟信号的信号完整性？

再次感谢

Amnon

0 admin 2 年多前

TI__Guru**** 667810 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Amnon、

33 欧姆电阻器不足以满足+/- 50mA 的钳位电流绝对最大额定值。

2. 为分压器使用大电阻器(大于1k 欧姆)、信号完整性将会正常。

此致、

Jennifer

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCVF2310：3.3V 时的 OSC 以2.5V 驱动 CDCVF2310