• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 152 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK00804B-Q1：lmk00804的布局建议

admin
Guru**** 2390730 points
Other Parts Discussed in Thread: LMK00804B, LMK00804B-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1015742/lmk00804b-q1-the-layout-suggestion-for-lmk00804

器件型号：LMK00804B-Q1
主题中讨论的其他器件：LMK00804B、

大家好、

我对时钟缓冲器 lmk00804b 有疑问。 我的电路板很大、因此时钟源远离负载(drvice 需要时钟、例如 ADC)。 我应该将时钟缓冲器放置在靠近时钟源或靠近负载的位置吗？ 源极和负载之间的距离约为30cm。 时钟频率为100M。 有关布局的任何其他建议/意见？

B&R

利嘉

  • 0
    TI__Guru**** 2390730 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Lijia、

    该设计使用什么输入端接？ LVPECL 等差动输入是您的设计的首选、因为与单端相比、在较长的布线上、差动信号的功耗更低。 由于输出是单端的、因此时钟缓冲器可放置在靠近负载的位置、如果输出远离负载、则会消耗更多功率。

    此外、在50 Ω 走线启动时、确保将43 Ω 串联端接电阻器尽可能靠近 Qx 输出放置。 ( 数据表中11.1.5下的详细信息)

    您还可以使用 Mentor Graphics 的 Hyperlynx 信号完整性工具对设计进行仿真、从而确认布线长度的影响。 检查负载上的波形。 LMK00804B-Q1 IBIS 模型可在 https://www.ti.com/product/LMK00804B-Q1#design-development##design-tools-simulation上找到。

    此致、

    Jennifer