[参考译文] LMK04828：阻抗匹配问题

Nan、您好！

1. 绿色框中的组件是 LVPECL 输出级的发射极电阻偏置、不是终端。 由于通过50Ω Ω 将 LVPECL 端接至 VCC-2V 是不切实际的、因此按照惯例、我们使用靠近器件引脚的发射极电阻器来控制驱动器级中的必要偏置电流-实际上、我们正在对负载的 VCC-2V 组件进行"仿真"。 240Ω 到50Ω Ω 单端负载的交流耦合、这些发射极电阻器偏置元件通常为120Ω Ω、或者对于到100Ω Ω 差分负载的直流耦合、通常为 Ω。 由于数据表中关于 LVDS 启动要求的说明、一些输出上也有560Ω Ω 的电阻器占用空间。
2. 特性阻抗应为50Ω Ω。 请记住、通过将发射器偏置放置在靠近源极引脚的位置、这些组件对总体信号完整性的影响不会很大； 同时、传输线路和负载将显示为50Ω Ω 单端、这就是仿真和设计驱动器的工作方式。

此致、

Derek Payne

Nan、您好！

1. ADS42JB46EVM 上的振荡器为 LVCMOS、而 LVCMOS 信号在直接驱动到容性负载时有过冲或下冲的趋势。 过冲和下冲会引入不良谐波并辐射能量、因此设计人员通常使用小型串联电阻器略微衰减 LVCMOS 级的输出。 22Ω Ω 至33Ω Ω 范围很常见、并且与负载电容~10pF 一起、通常形成一个500MHz 至1GHz 范围内的小型 RC 滤波器、以滚降可能导致过冲/下冲的更高阶谐波。
   
   SiT9121是差动 LVPECL/LVDS。 LVPECL 型号需要将发射极电阻接地、我不确定 EVM 是否支持连接到 GND 的 LVPECL 发射极电阻(我不确定从何处访问原理图)。 LVDS 变体在时钟输入端需要100Ω Ω 差分端接、我也不确定 EVM 是否支持该功能、但我猜这已经存在。 我认为他们不需要图2中 LVCMOS 信号路径所示的串联电阻器。
2. VCXO 具有6引脚和4引脚型号、它们具有相同的封装尺寸。 4引脚封装中不会出现引脚2和5、但其他引脚将处于相同的位置。 ADS42JB46EVM 可能在6引脚封装中采用4引脚器件、并且由于该路径上没有 VCXO 输出、因此不会组装引脚5组件。 然后提供6引脚封装、以便与同一制造商的其他 VCXO 兼容。 LMK04828在包括 OSCin 在内的所有时钟输入上支持差分输入。

此致、

Derek Payne

NaN、

对于问题1、负载电容通常是 接收信号的任何器件的引脚电容、无论是 LVCMOS、LVPECL 还是 LVDS。 通常 、 无需或没有理由在预先存在的引脚电容之外向接收器添加额外的负载电容、因为通过添加串联电阻器可以实现相同的效果、 加上放置在负载附近的串联电阻器有助于降低反射的影响这一额外优势。  向 LVCMOS 添加串联电阻确实是有意义的。 LVDS 由电流控制、可在100Ω Ω 端接时在接收器产生特定电平。 LVPECL 输出结构设计为在宽传输线长度范围内、差分对每个桥臂(或100Ω Ω 差分、如上所述、通过一些发射器电阻器调整)上的50Ω Ω 单端终端内清晰运行。  

关键点：大多数 LVCMOS 驱动器不适用于50Ω Ω 阻抗负载。 当输出级是一个将 FET 连接到 VCC/GND 的推挽结构时、很难将两个 FET 的阻抗始终控制为50Ω Ω 源极和接收极、因为 FET 的阻抗将随其上的电压而变化。 因此、LVCMOS 实际上仅用于低频时钟或较高频时钟的短运行、 以及串联电阻等技术以减少振铃、因为它不能在较高频率下工作、而不会显著降低信号质量、增加反射以及在较高频率下丢失谐波。

因此、 您不需要任何额外的负载电容、接收器的引脚电容将已经加载驱动器的输出。 用于 LVCMOS 的串联电阻器只是为了帮助输出级上的反射、而输出级根本不能具有良好控制的输出阻抗。 LVPECL 和 LVDS 在整个频率范围内对输出阻抗具有良好的控制、因此它们通常在端接之前不需要或不需要在信号路径中使用串联电阻器。

问题2。 您对我的理解正确。 Crystek CVHD-950等4引脚器件或 Crystek CVPD-922等6引脚器件都可以很好地与6引脚封装配合使用；您只需在6引脚器件到 OSCIN_P 的路径中填充其他组件即可。

此致、

Derek Payne

NaN、

为了缩短讲述时间、120Ω 在交流耦合 LVPECL 输出中实现了最接近数据表的摆幅值、但240Ω 交流耦合通常足以满足要求并显著降低电流消耗。 请参阅 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/759686/lmk04828-proper-emitter-resistor-for-lvpecl-output

与240Ω Ω 发射极偏置电阻器耦合的直流耦合通常也最适合实现与数据表相同的摆幅和 VOH/VOL。 如果您进行数学计算、您将发现此配置实际上具有输出引脚灌电流； 实际上、输出驱动器级内的实际电路设计通常不仅仅是晶体管发射极、因为多模式输出驱动器必须支持 LVDS 或 HSDS 等其他推挽式架构、因此输出电平设置为 LVPECL 时的灌电流仍然是可能的。

此致、

Derek Payne

NaN、

您需要询问数据转换器团队为何在 EVM 上选择150Ω Ω。 大多数情况下、数据转换器团队不太关心具体匹配规格、更关心的是获得足够高的压摆率和信号摆幅以满足其数据转换器时钟要求。 这些参数在很大程度上依赖于过程、我们的数据转换器使用多种不同的过程、这些过程可能具有非常不同的信号摆幅和振幅要求

换言之、不要为了获得理想的发射极电阻值而被带走。 我已经看到120Ω、150Ω、180Ω 和240Ω 全部在 TI EVM 上使用、无论是否符合标准、都不会对相位噪声性能产生太大影响、因为大多数数据转换器的输入级很少需要完全符合标准的 LVPECL。

此致、

Derek Payne