This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1030083/lmk04816-the-influence-of-difference-vcxo-input-impendence-to-pll-perfromance
尊敬的团队：
我的客户将使用 LMK04816、他们有 两个 VCXO、一 个具有更大的 VC 引脚输入阻抗(10Mohm)、而另一个 VCXO 为1Mohm。 您能不能就 VCXO VC 输入阻抗是否会影响 PLL BW、锁定时间、传递函数等提供任何建议？谢谢！
B.R.
卢卡斯
您好 Lucas、
通常、降低 VCXO 控制引脚的阻抗会导致：
对于二阶环路滤波器：PLL1上的 LMK04816电荷泵电流大约为100µA μ A 或更大。 在0-3.3V 范围内、1MΩ Ω 负载表示电荷泵电流的变化约为3µA μ A、或不低于标称电荷泵增益的3%。 通常、最好保持电荷泵负载小于电荷泵电流的1%、以避免电荷泵负载不对称。 如果它们在 PLL1上使用400µA μ A 或1600µA μ A 电荷泵电流、1MΩ μ A VCXO 不会产生明显影响；对于任何电荷泵电流设置、10MΩ μ A VCXO 不应产生明显影响。
对于三阶或四阶环路滤波器：还需要考虑 R3和 R4的分频器效应。 同样、通常最好确保电荷泵电压和 VC 输入引脚电压之间的差值小于1%、在这种情况下有助于最大限度地缩短稳定时间并避免稳定性受到影响。 有源滤波器还有助于提供一个低阻抗源来驱动 VC 引脚。 VCXO 通常很少需要三阶或四阶环路滤波器、大多数情况下二阶环路滤波器就足够了； 如果需要更多滤波、我建议仅坚持三阶、并使用更高阻抗的 VCXO 来最大限度地降低 R3对系统电压的影响。
此致、
Derek Payne
尊敬的 Derek：
谢谢。 VCXO 输入阻抗越高、PLL 性能就越好。 您能否帮助解释更多有关输入阻抗与差分 环路滤波器之间关系的信息？
很抱歉耽误了时间、我以为我已经回复了这个线程、一些计算机故障使线程状态模糊了一段时间。
我不确定您要问什么... 也许不清楚为什么较低阻抗是个问题？
通常、VC 引脚的指定阻抗越高、您对任何这些影响的担心就越少、并且环路的运行方式将越接近理想值。 在实践中、许多 VCXO 制造商提供了测试程序可以捕获的数字、而实际阻抗可能会高很多数量级。 在1MΩ Ω 和10MΩ Ω VCXO 之间、如果所有其他值相等、10MΩ Ω 是更好的选择； 但在实践中、即使这些数字是准确的、也几乎看不到明显的差异、而且它们可能都是由可制造性测试要求控制的下限、而不是由实际使用的电路控制的。
