This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVD1208:有关引脚终端的确认

Guru**** 657930 points
Other Parts Discussed in Thread: CDCLVD1208, CDCLVD1204EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1040500/cdclvd1208-confirmations-about-pin-terminations

器件型号:CDCLVD1208
主题中讨论的其他器件: CDCLVD1204EVM

您好!

我的客户正在考虑使用 CDCLVD1208。
他们希望尽可能缩小所需的 PCB 面积、并提出以下一些问题。

问题1:
数据表8.4指出:“未使用的输入可以悬空以降低组件总成本。”
但是,8.4.2 kΩ“对于未使用的输入,TI 建议使用1k Ω 电阻器将两个输入引脚(INP、INN)接地。”。
kΩ INP 和 INN 未使用1k Ω 电阻接地并保持悬空、会出现什么问题?
“kΩ 浮动”和“1 μ A 接地”之间有何具体区别?

问题2:
数据表引脚说明建议将0.1uF 连接到 Vac_ref0引脚的接地端。
但是、看 CDCLVD1204EVM、VAC_ref 引脚使用4.7uF 接地。
为什么 EVM 使用的电容值几乎是电容值的50倍?
客户是否可以按照数据表的建议实际使用0.1uF、或者应该使用4.7uF 来获得更好的性能?
如果后者、性能会更好、有多少?

此致、

希拉诺

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Hirano、

    1) 1)输入悬空是可以接受的、 通常由我们推荐。 这是因为缓冲器具有允许浮动输入的内置迟滞。  kΩ 1k Ω 电阻器将两个未使用的输入引脚接地可能有助于提高噪声性能、但这并不是必需的。  

    2) 2)客户可以使用 ≥0.1uF 的电容值、建议使用0.1uF 的电容值。 较大的电容可以更好地用于频率极低的时钟。

    此致、

    Jennifer

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jennifer、

    感谢您的回答。

    此致、

    希拉诺