This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594EVM:LMX 系列 PLL 的相位噪声性能

Guru**** 2442090 points
Other Parts Discussed in Thread: LMX2594, LMX2820

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1034872/lmx2594evm-phase-noise-performance-of-the-lmx-series-plls

器件型号:LMX2594EVM
主题中讨论的其他器件:LMX2594LMX2820

您好!

我们计划将 PLL LMX2594或 LMX2820用于梳型生成应用。 下面是我们将使用 PLL 使用120MHz Centum OCXO 或100MHz Wenzel OCXO 生成的频率

点1: 4680MHz

点2:5040MHz

点3:5400MHz

请您分享以下内容的测试结果。

针对5400MHz 输出从100Hz 偏移到10MHz 偏移的相位噪声图(针对 LMX2594和 LMX2820)

2.   对于5400MHz 输出、具有1000MHz 跨度和 RBW 5MHz 频率的频谱图、用于检查输出的 SNR

3.将 PLL 的频率输出从4680更改为5400MHz 时的频率稳定时间,反之亦然

此致、

INBAVANAN

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Inbavanan、

    感谢您关注我们的产品。 遗憾的是、由于 Covid-19、我们的实验室访问非常有限、因此无法支持常规测试数据请求。 或者、您可以使用 PLL SIM 来找出这些器件在所需频率下的相位噪声。 该工具还支持频率开关时间仿真。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    感谢您的回复、我们已购买 LMX2820 EVB 并验证了我们应用的相位噪声要求。

    我们 已通过 LMX2820确认静态条件相位噪声要求。  

    此外、您能否确认动态条件下的相位噪声性能? 如果可能、请分享动态条件 PLL 相位噪声图。

    我们计划在射频板中使用 IC LMX2820 PLL 来生成 X 带输出、我们的 OCXO 将是 Centum Electronics 的符合振动要求的壁装部件。

    我们的最终应用是 Airborn、因此我们将根据以下级别验证 DUT 的振动测试。

    标准:MIL-STD-2164和 MIL-STD-810F

    随机振动:

    15至1000Hz: 0.02 G2/Hz (PSD)

    1000至2000Hz: –6dB/倍频程

    持续时间:所有3个轴为1小时/轴

    此致、

    INBAVANAN

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Inbavanan、

    我们内部没有执行这种测试的设施、恐怕我们无法在这种情况下提供测试数据。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel:

    注意:我们购买的 LMX2820EVB 仅用于相位噪声测试、这是我们将在射频电路板中使用 LMX2820 IC 的实际应用。

    根据我的最终输出要求的数据表、我们正在考虑-106dBc/Hz @1KHz 偏移的 PLL 相位噪声。 由于这是一个静态条件,在动态条件下(振动下) PLL 相位噪声是否会下降? 或者、我也可以考虑静态和动态条件下的相同相位噪声性能?

    如果是、我们能否根据下面针对 TI 振荡器给出的应用手册、了解动态条件下 PLL 相位噪声性能的影响?

    https://www.ti.com/lit/an/snaa296/snaa296.pdf?ts=1632808853431&ref_url=https%253A%252F%252Fwww.google.com%252F

    我们的最终动机是、振动条件下会因数据表中提到的静态条件结果而出现任何相位噪声降级。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Inbavanan、

    假设环路带宽超过100kHz、偏移为1kHz 时、相位噪声主要由基准时钟+ PLL 噪声(而非 VCO)决定。

    与其他硅器件一样、PLL 噪声通常对振动不敏感。 因此、1kHz 时的振动性能主要取决于参考时钟。 由于您具有经过验证的参考时钟、因此我认为该偏移频率下的整体振动性能应该良好。

    请注意、如果您正在寻找5.4GHz 下1kHz 偏移时的-106dBc/Hz、LMX2594可能无法满足此要求。 LMX2820是更好的选择、 但没有很多裕度。