This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:LMK04832NKDT

Guru**** 682330 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1035633/lmk04832-lmk04832nkdt

器件型号:LMK04832

您好!

我们已使用 LMK04832NKDT 为 3个 DAC 生成 JESD204B 时钟和采样时钟。
原理图部分已随附、请提供设计的审阅反馈。 我甚至附上了 DAC 部分论坛链接以供参考。

设计使用详细信息:

  1. 所有 DACCLKP/N -交流耦合、LVPECL、2520MHz
  2. 所有 SYSREFP/N -根据通道速率和系统时钟频率设置、用于直流耦合的交流耦合选项、LVPECL (交流耦合) LCPECL (直流耦合)、<20MHz
  3. 1 - 360MHz 的 LMK 时钟

 DAC 部分论坛链接 :  e2e.ti.co[查看:~/.../dac39j82-dac39j82-and-lmk04832-design-review-feedback

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../0777.WTG_5F00_LMK04832_5F00_TI_5F00_Review.pdf

    您好!

     我已附上 LMK CLK 原理图部分 pdf。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    阿鲁昆马、您好!

    很抱歉耽误你的时间... 我们有一些 E2E 后端更新混合了任务。

    • TEST_LMKCLK 和 MGTREFCLK0_223的频率是否与 LMK_DACCLK3相同? 如果频率可能不同、您可能需要将 LMK_DACCLK3网络与其他一些时钟组交换以减少杂散耦合。
    • MGTREFCLK0_22x 和 PL_LMK_DEVCLK + PL_LMK_SYSREF 是交流耦合的、该 LVDS 是吗? 如果是、应该可以。
    • 对我来说、CLKOUT0终止看起来正常
    • 环路滤波器、稳定性等在我看来是可以接受的
    • 电源对我来说看起来不错
    • 我看到一个用于 CLKIN_SEL 引脚和 STATUS_LDx 引脚的双向缓冲器... 但 SPI、SYNC、RESET 上不存在相同的情况。 这是故意的吗? 可能需要仔细检查 SPI 总线和复位/同步是否需要电平转换器。

    此致、

    Derek Payne