[参考译文] LMK05318BEVM：更改 XO 频率时具有高杂散输出

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1036455/lmk05318bevm-high-spurious-output-when-changing-xo-frequency

我 将 LMK05318B 评估板设置为在 OUT0上使用 APLL2生成140MHz 信号、并在 OUT7上使用 APPL1生成100MHz 信号、在主基准输入上使用10MHz 时钟。  在使用 APLL1的100MHz 输出上、在10kHz 偏移-137dBc 的条件下、没有可测量的杂散和相位噪声、我可以接受评估板的性能。  现在、我想 使用比评估板上更容易获得的 XO 来验证性能。  

我将 评估板上的48.0048MHz XO 替换为 24.576MHz Kyocera KC2520Z24.5760C15XXK、并使用24576000Hz 的新 XO 频率单步执行 TICS Pro Wizard。  我使用了建议的频率规划、并使用 Matlab 脚本以与使用48.0048MHz XO 进行原始设计相同的方式设置 DPLL。   但是、我现在 测量两个输出上非常高的相位噪声和大量杂散。  最坏情况下的杂散为+/-1590Hz、来自载波、电平为-60dBc。  TICS Pro 应用程序的"状态"页面指示所有 PLL 都已锁定、且输出频率为100和140MHz 的正确频率。  我已经多次尝试使用稍微不同的输出配置来执行向导、但我仍然获得了这种糟糕的性能。   我想知道 、在不降低性能的情况下更改 XO 频率是否有任何考虑因素、我可能会错过这些考虑因素。