[参考译文] LMK04610：10.2.2.1 PLL 环路滤波器设计

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1032615/lmk04610-10-2-2-1-pll-loop-filter-design

器件型号：LMK04610

您的数据表显示"联系 TI 了解应用要求以获得优化的环路滤波器设置。"

为了帮助我设计正确的环路滤波器、您需要了解哪些设计知识？

我希望本次对话离线、以实现更多隐私。

谢谢。

4 年多前

0 admin 4 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Gregory、

在实践中、99%的情况下、环路滤波器设计的选择完全可以在 TICS Pro 中进行、无需 TI 参与。如果您在初始化后不打算更改环路设置(输入或输出设置、分频比等)、我建议您使用 TICS Pro 环路滤波器计算器页面来首先处理环路滤波器设置、如果在评估期间出现任何问题、请像这样联系 TI。通常、环路滤波器计算器可以很好地选择适当的系数。

您必须权衡的关键参数是：

锁定时间-仅当环路必须快速锁定时才至关重要、否则通常低优先级用于时钟生成或抖动消除电路
抖动消除功能-如果频率基准存在噪声、则应限制环路带宽、以通过替换更干净的 VCXO 或 VCO 噪声来帮助滤除基准噪声。对于用于频率转换的干净基准、不太重要、例如10MHz 输入至245.76MHz 输出。
相位噪声性能-涉及基准、PLL、VCO/VCXO 和环路滤波器设置产生的噪声。如果您在集成带宽中具有特定的掩码或所需的抖动、则可以决定环路带宽和相位检测器频率要求；对于抖动消除或频率倍增、这也会限制 VCXO 噪声性能要求。

我们需要知道：

计划在双环路模式下使用？
输入基准抖动(至少粗近似)
频率计划
任何锁定时间或相位噪声要求

请尝试在 TICS Pro 中进行配置、如果可能、请首先在评估板上测试配置。如果无法在评估板上测试您的要求、或者如果您不知道从何处开始使用所有这些信息、我们可以将对话发送到电子邮件。

此致、

Derek Payne

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04610：10.2.2.1 PLL 环路滤波器设计