This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572LP:终端不需要的引脚

Guru**** 2386620 points
Other Parts Discussed in Thread: LMX2572LP
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/977513/lmx2572lp-termination-of-unwanted-pins

器件型号:LMX2572LP

您好!

你好。 但愿你一切顺利。

我们的客户正在使用 LMX2572LP、他们对此有一些疑问。 请参阅下面的问题。

"我们正在设计中使用 LMX2572LP 器件、该器件处于设计阶段。 我们只需要 PLL 功能、也不需要 FSK 和斜坡校准。因此我们不使用封装中的 RampDir 和 RampClk 引脚。 但是、如果这些引脚保持悬空、是否可以呢?
除此之外、所有其他编程引脚都有一个12千欧电阻器 n 系列、为什么需要它?
CSB 引脚不需要上拉电阻器?"

我希望你能帮助我们解决这个问题。 谢谢你。


此致、

Cedrick

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Cedrick、

    数据表第8.1.9节建议使用未使用的引脚。  

    该 EVM 的设计支持5V 和3.3V 数字接口、因此预留了一些12kΩ Ω+ 10kΩ Ω 电阻器来分压5V 信号。 在正常使用情况下、我建议使用33Ω Ω 串联电阻器来限制可能的电流。

    CSB 引脚不需要上拉电阻器、如果不对器件进行编程、您可以始终将其设为低电平。