请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCI6214 您好！
我们使用 CDCI6214时钟输出(AC-LVPECL @100MHz、2.5V 电源)为 NXP T1024 CPU 的串行器/解串器差分时钟(SD1_REF_CLK_P/N)馈送电压、允许的差分电压最大为0.8V。
我们在该时钟上遇到一些 PLL 同步问题。
我们连接了该时钟、如下所示：
[CDCI6214 AC-LVPECL 时钟源 P]--[TX 线路50欧姆]--[22欧姆*]--[100nF]--[SD1_REF_CLK_P、在 T1024上]
[CDCI6214 AC-LVPECL 时钟源 N]--[TX 线路50欧姆]--[22欧姆*]--[100nF]--[SD1_REF_CLK_N、在 T1024上]
*=放置22 Ω 电阻器是因为 AC-LVPECL 的 Vpkpk=0.9V、而 CPU 仅接受0.8V、因此电阻器获得0.7摩尔效应因数。
我知道 AC-LVPECL 不是标准配置：我想知道如果使用 CDCI6214时钟差分 AC-LVPECL @100MHz、那么我们最好还是在源极侧放置150 Ω 的接地电阻。
我的疑问源于数据表中的图8在源端没有显示任何150 Ω 终端(因此我们没有放置该电阻器)、但 LVPECL 通常需要130至150 Ω 的电阻连接到 GND。
此外、使用 FET 探针在两个时钟信号上连接150 Ω GND 来测量源极侧的时钟、我们得到的是1.8Vpk-pk、而不是预期的0.9Vpk-pk。
谢谢、
谢谢、
Giacomo。
