• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 424 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214-Q1：PCIe 周期到周期抖动规格

admin
Guru**** 2810555 points

Other Parts Discussed in Thread: CDCE6214, CDCE6214-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/971128/cdce6214-q1-pcie-cycle-to-cycle-jitter-spec

器件型号：CDCE6214-Q1
主题中讨论的其他器件：CDCE6214、

大家好、

根据 PCIe 电气规范(PCI_Express_CEM_1.1.pdf)、参考时钟的逐周期抖动必须小于150ps。

1) 1)您知道"150PS"是指"+/-150PS"还是绝对值？

2) 2) CDCE6214数据表中没有逐周期抖动规格。 我们如何理解该器件是否符合规格？

请给我你的建议。

  • 0
    TI__Guru**** 2810555 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    A1。 我认为周期抖动规格对应于+/-150ps

    答2. 禁用 SSC 时、CDCE6214-Q1符合 PCIe 第5代抖动要求。 请注意、当启用 SSC 时、CDCE6214-Q1仅支持第4代 PCIe。 如果您对规范有其他疑问、请发送电子邮件至 cts_clkgen_flex@list.ti.com

    此致、
    通道

  • 0
    TI__Guru**** 2810555 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Atsushi、Lane、

    要了解更多详细信息、请执行以下操作：

    A1。 周期到周期抖动基于周期周期与另一周期之间的差异-这是相对于前一周期的+/-、但我们使用最大绝对值。 先前收集的数据与"mAN-cc"或"in"相关联。

    峰峰值抖动是从正到负-最大-最小值的周期测量。

    希望这对您有所帮助！