主题中讨论的其他器件:DAC3282
您好、德州团队
我们在设计中使用 CDCE62005RGZT。 主要参考时钟是来自 FPGA 的25MHz。 我们还提供了来自晶体振荡器 TXETCLSANF-25.000000的次级参考时钟选项。 我们未使用输出通道1 (U0N、U0P)。 适用于 DAC3282 @LVPECL 时钟210MHz 的输出通道(U1N、U1P)适用于 ADS5482IRGCT@LVDS 时钟105MHz 的输出通道(U2N、U2P)适用于 Xilinx FPGA @LVDS 时钟105MHz 的输出通道(U4N、U4P)。我们必须解决的设计问题是什么? PLL 锁定的寄存器值是多少? 我发现从软件工具生成寄存器值非常困难。 你能提供这个吗? 我需要手动模式和汽车模式的寄存器值。 我已经从软件中尝试过、但 PLL 锁定问题仍然存在。 我将附上原理图文件以供详细查看。 请在原理图文件中提供任何有用的回顾点。
谢谢、此致
Balvan Singh