This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2491:启动时间

Guru**** 2391415 points
Other Parts Discussed in Thread: LMX2491

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/989213/lmx2491-start-up-time

器件型号:LMX2491

大家好、

我目前正在使用 LMX2491 PLL。 最近出现了一些问题、我想知道它是否与该组件的启动过程有关、但遗憾的是、数据表中没有给出有关启动和/或启用时间的信息。  

更多详细信息:
我们将 LMX2491用于 FMCW 雷达应用 、但会看到 IF 信号受到一些干扰。 进一步的研究表明、在 CPout 引脚上测量的 VCO 调谐电压也可以看到这些电压、如下面的示波器屏幕截图中所示(绿色曲线=调谐电压、黄色曲线= IF 信号)。

µs µs 干扰始终同时出现(在 PLL 打开后、介于800 μ s 和900 μ s 之间、在不同示例之间有所不同、但针对特定情况进行了固定)。 此时电源电压干净。

为了更好地理解:我们仅在短时间内为 PLL (或整个射频电路)供电。 加电后、系统等待 PLL 锁定信号并启动斜坡。 发送一个斜坡后、系统断电(Vcc 关闭)。

如果 PLL 连续通电、则干扰仅在稳压器加电后发生一次。
这些结果使我们得出结论、PLL 本身内部会发生一些事情。 有没有人会对这种情况有所直觉? 是否仍有一些启动过程正在进行?  或者是否有关于器件启动时间的信息?

谢谢、致以最诚挚的问候

Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    我的同事下周一会回来。

    此致、
    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    我不知道芯片中是否有任何可能导致此问题的"计时器"。  

    如果在锁定检测设置为高电平之后、在启动斜坡之前等待几 ms、会发生什么情况?

    如果您通过 CE 引脚上电/下电 PLL 而不是进行 Vcc 下电上电、这会有什么不同吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    感谢您的快速回复。  

    如果我在 PLL 锁定后添加延迟、则斜坡本身以及 IF 信号是干净的。 但 CPout µs 上的相同干扰现在出现在 PLL 锁定信号和斜坡开始之间的时间(即增加的延迟时间)、在打开电源后再次出现在大约850 μ s。

    但是、如果 PLL 持续供电并且只有 CE 引脚被切换、则不会出现干扰。 问题在于、我们没有足够的能量来为 PLL 永久供电(即使在断电模式下也不是如此)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    我不知道、让我与团队核实一下、稍后再回来。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    我与设计人员进行了检查、我们确认芯片中没有任何类型的"计时器"会在固定时间引起干扰。

    一种可能是、在这个特定的时间段内存在外部干扰。 这可能是对 VCO 的干扰、也可能是在此期间存在一些 SPI 事务(如果 SPI 在 PLL 和其他器件之间共享)。 您可以检查一下吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    感谢您的回答、很抱歉我迟到了。 我休息了几天、忙于另一个项目。
    但现在我检查了 VCO 周围的信号、似乎没有外部干扰。 SPI 总线仅供 PLL 和微控制器使用、此时没有通信进行。

    但是、我通过将多个 PLL 内部信号切换到 MUXout 引脚来测量这些信号、并且在干扰发生期间电荷泵上行脉冲(CPUP)显著下降(示波器屏幕中的绿色曲线)。 在此期间、电源电压(橙色/红色曲线)保持稳定。 黄色曲线是 IF 信号、就像我在第一个帖子中一样。

    我已经尝试修改了环路滤波器、但干扰不会改变(或至少没有显著改善)。 它出现在斜坡模式和 CW 模式中。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    我将与设计人员一起检查 CPUP。

    上面显示的橙色迹线不是扁平迹线、不是测量问题还是与问题相关? 它是哪个电源引脚电压? 您还能探测 VCP 引脚吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    感谢您的关注。

    是的,你是对的。 在整个测量过程中、橙色曲线并不完全平坦、但由于它显示干扰结束时的最大干扰、我得出结论、这只是一种效果、而不是原因。 干扰开始时 VCC 上的小纹波(介于865 µs 和870 µs 之间)非常小(< 2mV)、因此我认为它们不会导致此类干扰、或者器件是否敏感?

    我在上一篇文章中描述的 VCC 是在引脚18和19 (delta-sigma 引擎和一般电路)上测量的,虽然我不连续为这些引脚供电,但无论 PLL 的其余 VCC (引脚7、8和22)是永久供电还是切换,干扰都会出现。


    我检查了 VCP 引脚(橙色曲线)、它也显示了一些干扰、但在干扰开始时、它也很小(< 2mV)。 我们在 VCC 引脚上使用铁氧体磁珠、所示信号直接在 PLL 处测量。 如果我在这些磁珠之前测量电源电压、则只有后一个干扰可见但较小(请参阅绿色曲线)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    请尝试设置 R2[3]= 1、这将禁用某些逻辑例程的运行。 此例程将在 POR 后的130µs μ s 内完成、不应是导致您的问题的例程、只需对其进行测试即可进行验证。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!
    很好、这起作用了。 非常感谢。 将 R2[3]写入1后、CPout 信号上的干扰消失、因此 IF 信号也被清除。
    禁用此例程是否有任何副作用(对于我的应用)、或者我是否可以安全地执行此操作?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    我要求设计人员这样做、请继续关注。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    逻辑例程、我们将研究一种权变措施。

    您是否愿意在 Vcc 上电后读回寄存器 R40至 R57、R143和 R144? 谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!
    感谢您的参与。
    我将在明天尝试为您提供寄存器值。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Noel、您好!

    以下是您要求的寄存器的回读值:
    R40 - 0x00
    R41 - 0x00
    R42 - 0x00
    R43 - 0x00
    R44 - 0x00
    R45 - 0x00
    R46 - 0x40
    R47 - 0x40
    R48 - 0x00
    R49 - 0xA0
    R50 - 0x00
    R51 - 0x00
    R52 - 0x80
    R53 - 0x00
    R54 - 0x80
    R55 - 0x40
    R56 - 0x00
    R57 - 0x00

    R143 - 0xA0
    R144 - 0x00

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chris:

    如果我们跳过逻辑例程、我们预计环路带宽将与原始带宽有5%至10%的变化。 杂散可能比以前稍高一些。 请验证这些偏差是否会影响您的系统。

    我们可以手动修复此偏差:

    写入 R142 = 0x80 (如果它与 POR 默认值相同、则可以跳过此步骤)

    写入 R54 = 0x60

    写入 R55 = 0x60

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Noel 的帮助。 我认为这对我们很有用。